[Ψηφιακά Συστήματα ΗW σε ΧΕΛ Ι] Εργασία 2021/2022

[Thmmy.gr portal]

  Thmmy.gr portal
   Forum
   Downloads
   Ενεργ. Λογαριασμού
   Επικοινωνία
  
  Χρήσιμα links
   Σελίδα τμήματος
   Βιβλιοθήκη Τμήματος
   Elearning
   Φοιτητικά fora
   Πρόγραμμα Λέσχης
   Πρακτική Άσκηση
   Ηλεκτρονική Εξυπηρέτηση Φοιτητών
   Διανομή Συγγραμμάτων
   Ψηφιακό Καταθετήριο Διπλωματικών
   Πληροφορίες Καθηγητών
   Instagram @thmmy.gr
   mTHMMY
  
  Φοιτητικές Ομάδες
   ACM
   Aristurtle
   ART
   ASAT
   BEAM
   BEST Thessaloniki
   EESTEC LC Thessaloniki
   EΜΒ Auth
   IAESTE Thessaloniki
   IEEE φοιτητικό παράρτημα ΑΠΘ
   SpaceDot
   VROOM
   Panther
  

THMMY.gr Web

Helios_MultiScribbles2SMF Default ThemeSMFone_Blue

[Ανεβάζετε τα θέματα των εξετάσεων στον τομέα Downloads]

Είσαι πρωτοετής;... Καλώς ήρθες! Μπορείς να βρεις πληροφορίες εδώ. Βοήθεια για τους καινούργιους μέσω χάρτη.

Κατεβάστε εδώ το Android Application για εύκολη πρόσβαση στο forum.

Ανεβάζετε τα θέματα των εξετάσεων στον τομέα Downloads με προσοχή στα ονόματα των αρχείων!

[Caterpillar]

Οποτε κανω (ας πουμε οτι εχουμε πχ. 5) 5 διαφορετικα αρχεια .v και στο κaθενα φτιαχνω το αντιστοιχο module. Και στο τελος τα καλω ολα στο module(arxeio .v)  του  RF. Αν καταλαβα σωστα... Επισης τα διαφορετικα αρχεια τα δημιουργω με  project -> new source;

Ναι.

μέσα στο ίδιο project τα κάνεις όλα,
 αρχείο .v μέσα σε ένα project κάνεις με πατάς πάνω στο project -> δεξί κλικ ->new source και συνεχίζεις κατά τα γνωστά.

κανείς αυτό?

Σε αυτό το στάδιο (part 2 Γ) η συνθήκες για το zero-filling κλπ χρειάζοντε? ή να κάνω ένα mux 2 to 1, να βάλω στην μια είσοδο το σήμα με zero-filling στην άλλη signextension, και να επιλέγω με 0 ή 1 τι θα βγαίνει στην έξοδο?
και μετά ίσως πάλι με ένα 2ο mux την έξοδο του 1ου την κάνω ή δεν την κάνω αριστερή ολίσθηση κατά 2 ? ή λέω βλακείες ?

[Kostas7gr]

Ναι.

μέσα στο ίδιο project τα κάνεις όλα,
 αρχείο .v μέσα σε ένα project κάνεις με πατάς πάνω στο project -> δεξί κλικ ->new source και συνεχίζεις κατά τα γνωστά.

κανείς αυτό?

Τα είχα όλα στο ίδιο source. Θα δοκιμάσω με διαφορετικά sources και θα ενημερώσω ξανά αν χρειαστεί κάτι άλλο. Ευχαριστώ πολύ πάντως για την βοήθεια και πάλι!

[GkBlue]

Μπορείς να βαλεις οσα modules θες σε ενα αρχείο δεν υπαρχει κάποιος περιορισμός

Σε αυτό το στάδιο η συνθήκες χρειάζοντε? ή να κάνω ένα mux 2 to 1, να βάλω στην μια είσοδο το σήμα με zero-filling στην άλλη signextension, και να επιλέγω με 0 ή 1 τι θα βγαίνει στην έξοδο?
και μετά ίσως πάλι με ένα 2ο mux την έξοδο του 1ου την κάνω ή δεν την κάνω αριστερή ολίσθηση κατά 2 ? ή λέω βλακείες ?

εε νομίζω στην τελική το ίδιο θα είναι, αντι να κάνεις εκει τον έλεγχο κλπ θα τον κάνεις αλλού. Οπότε οτι σε βολεύει περισσότερο

[Caterpillar]

τα κάναμε όλα απο το part2, τις πράξεις που δεν κανει η alu μπορεί κάποιος να μου πει ένα παράδειγμα πως θα τι κάνω ?

πχ RF[rd] <-RF[rs] + SignExtend(Imm) τι πρέπει να γράψω για να γίνει αυτήν η πράξη? βασικά τι είναι το RF[rd] τι είναι το RF[rs] ?

[egw_mhxanologos_h8ela]

τα κάναμε όλα απο το part2, τις πράξεις που δεν κανει η alu μπορεί κάποιος να μου πει ένα παράδειγμα πως θα τι κάνω ?

πχ RF[rd] <-RF[rs] + SignExtend(Imm) τι πρέπει να γράψω για να γίνει αυτήν η πράξη? βασικά τι είναι το RF[rd] τι είναι το RF[rs] ?

δεν θα την κανει η alu αμεσα, θα κανει πχ εδω την προσθεση η alu Που θα πρεπει να φροντισειςνα εχει τις καταλληλες εισοδου,μεσω των σωστων σηματων ελεγχου κατα την σχεδιαση του controller( fsm).rd ειναι ενα τμημα της εντολης, που δειχνει τον καταχωρητη εγγραφης r destination(λογικα απο το destination), rs καταχωρητης αναγνωσης r source(λογικα και παλι source)

[Caterpillar]

στο part3 βάλατε κανέναν επιπλέον καταχωρητή ανάμεσα στις βαθμίδες για να κρατήσετε κάποιο σήμα? αν ναι που?

[mar18]

Στο part2, στο ερώτημα Γ, για το σχεδιασμό της μονάδας που επιλέγει αν θα γίνει zero-filling ή sign extension κλπ, χρησιμοποιήσατε και άλλες εισόδους? Το opcode δεν το χρειαζόμαστε εκεί?

[egw_mhxanologos_h8ela]

Στο part2, στο ερώτημα Γ, για το σχεδιασμό της μονάδας που επιλέγει αν θα γίνει zero-filling ή sign extension κλπ, χρησιμοποιήσατε και άλλες εισόδους? Το opcode δεν το χρειαζόμαστε εκεί?

νομιζω το opcode αρκει

[Caterpillar]

Στο part2, στο ερώτημα Γ, για το σχεδιασμό της μονάδας που επιλέγει αν θα γίνει zero-filling ή sign extension κλπ, χρησιμοποιήσατε και άλλες εισόδους? Το opcode δεν το χρειαζόμαστε εκεί?

ναι χρησιμοποιήσαμε και το opcode, σαν είσοδο.

[Caterpillar]

για την fsm βρήκα αυτό που είναι παρόμοιο με το δικό μας https://www.csd.uoc.gr/~hy225/05a/ex11_fsm.pdf
ψιλοβασιστηκα στον κώδικα που δίνει προσθεσα/αφαίρεσα πραγμαρα,αλλά δεν δουλεύει σωστά, γιατί κάποιες καταστάσεις έρχονται ενώ έχει αλλάξει  το Instr και γίνεται χαμούλης μετά από κάποιες εντλές, τι μπορώ να κάνω για αυτό για να κρατηθεί σταθερή η είσοδος καθώς αλλάζουν οι καταστάσεις? να βάλλω καταχωρητή να κρατήσω σταθερά κάποια σήματα ? αλλά που να τον βάλλω τον καταχωρητή δεν ξέρω

[GkBlue]

για την fsm βρήκα αυτό που είναι παρόμοιο με το δικό μας https://www.csd.uoc.gr/~hy225/05a/ex11_fsm.pdf
ψιλοβασιστηκα στον κώδικα που δίνει προσθεσα/αφαίρεσα πραγμαρα,αλλά δεν δουλεύει σωστά, γιατί κάποιες καταστάσεις έρχονται ενώ έχει αλλάξει  το Instr και γίνεται χαμούλης μετά από κάποιες εντλές, τι μπορώ να κάνω για αυτό για να κρατηθεί σταθερή η είσοδος καθώς αλλάζουν οι καταστάσεις? να βάλλω καταχωρητή να κρατήσω σταθερά κάποια σήματα ? αλλά που να τον βάλλω τον καταχωρητή δεν ξέρω

εγω προς το παρων το εχω πατενταρει λιγο κανοντας enable τον PC καθε 10tu, οποτε να εχει τελειωσει οποιαδηποτε διεργασια και να ειναι ετοιμο για την επομενη εντολη

[egw_mhxanologos_h8ela]

για την fsm βρήκα αυτό που είναι παρόμοιο με το δικό μας https://www.csd.uoc.gr/~hy225/05a/ex11_fsm.pdf
ψιλοβασιστηκα στον κώδικα που δίνει προσθεσα/αφαίρεσα πραγμαρα,αλλά δεν δουλεύει σωστά, γιατί κάποιες καταστάσεις έρχονται ενώ έχει αλλάξει  το Instr και γίνεται χαμούλης μετά από κάποιες εντλές, τι μπορώ να κάνω για αυτό για να κρατηθεί σταθερή η είσοδος καθώς αλλάζουν οι καταστάσεις? να βάλλω καταχωρητή να κρατήσω σταθερά κάποια σήματα ? αλλά που να τον βάλλω τον καταχωρητή δεν ξέρω

για να μην γινεται αυτο νομιζω θα πρεπει να μην αλλαζει ο PC σε ακυρα σημεια,ελεγξε οτι δεν εχει το PC_ldEN ενεργοποιημενο σε ακυρες στιγμες,γιατι σε αυτη την περιππτωση καθε φορα που θα σου βαραει το ρολοι θα αλλαζει το pc αρα και η εντολη

[GkBlue]

για την fsm βρήκα αυτό που είναι παρόμοιο με το δικό μας https://www.csd.uoc.gr/~hy225/05a/ex11_fsm.pdf
ψιλοβασιστηκα στον κώδικα που δίνει προσθεσα/αφαίρεσα πραγμαρα,αλλά δεν δουλεύει σωστά, γιατί κάποιες καταστάσεις έρχονται ενώ έχει αλλάξει  το Instr και γίνεται χαμούλης μετά από κάποιες εντλές, τι μπορώ να κάνω για αυτό για να κρατηθεί σταθερή η είσοδος καθώς αλλάζουν οι καταστάσεις? να βάλλω καταχωρητή να κρατήσω σταθερά κάποια σήματα ? αλλά που να τον βάλλω τον καταχωρητή δεν ξέρω

εντομεταξυ αυτο φανταζομαι θα μας το δειξει καποια στιγμη ο παυλιδης ε; Γιατι εγω δεν ειχα ιδεα και το εκανα σαν μπαγλαμας μεχρι στιγμης, και τωρα που το διαβασα μου ανοιξαν τα ματια

[Caterpillar]

εντομεταξυ αυτο φανταζομαι θα μας το δειξει καποια στιγμη ο παυλιδης ε; Γιατι εγω δεν ειχα ιδεα και το εκανα σαν μπαγλαμας μεχρι στιγμης, και τωρα που το διαβασα μου ανοιξαν τα ματια

ναι στο τελευταιο μάθημα (εν το μεταξυ εκεινη την μερα θα εξεταζομαστε στην εργασια),
 θυμίστε μου να ανεβάσω αύριο και τις περσινές του διαφάνειες με την fsm του παυλίδη από τα ψηφιακά 2, αν και η fsm απο το πανεπιστημιο κρητης ειναι πιο κοντα στην εργασια.

[Caterpillar]

διαφάνειες από τα περσινά ψηφιακά 2 με παυλίδη για fsm