[Ηλεκτρονική Ι] Απορίες στις ασκήσεις 2013/2014

[Thmmy.gr portal]

  Thmmy.gr portal
   Forum
   Downloads
   Ενεργ. Λογαριασμού
   Επικοινωνία
  
  Χρήσιμα links
   Σελίδα τμήματος
   Βιβλιοθήκη Τμήματος
   Elearning
   Φοιτητικά fora
   Πρόγραμμα Λέσχης
   Πρακτική Άσκηση
   Ηλεκτρονική Εξυπηρέτηση Φοιτητών
   Διανομή Συγγραμμάτων
   Ψηφιακό Καταθετήριο Διπλωματικών
   Πληροφορίες Καθηγητών
   Instagram @thmmy.gr
   mTHMMY
  
  Φοιτητικές Ομάδες
   ACM
   Aristurtle
   ART
   ASAT
   BEAM
   BEST Thessaloniki
   EESTEC LC Thessaloniki
   EΜΒ Auth
   IAESTE Thessaloniki
   IEEE φοιτητικό παράρτημα ΑΠΘ
   SpaceDot
   VROOM
   Panther
  

THMMY.gr Web

Helios_MultiScribbles2SMF Default ThemeSMFone_Blue

[Ανεβάζετε τα θέματα των εξετάσεων στον τομέα Downloads]

Είσαι πρωτοετής;... Καλώς ήρθες! Μπορείς να βρεις πληροφορίες εδώ. Βοήθεια για τους καινούργιους μέσω χάρτη.

Κατεβάστε εδώ το Android Application για εύκολη πρόσβαση στο forum.

Ανεβάζετε τα θέματα των εξετάσεων στον τομέα Downloads με προσοχή στα ονόματα των αρχείων!

[Admins]

Για αλλαγή του public name σας, επικοινωνήστε με έναν από τους Admins.

[akyrosHM]

Το κατάλληλο μέρος για την επίλυση αποριών πάνω στις ασκήσεις!

[Αλντεμπαράν]

Σημείωση: σελ 18 από το pdf με τα λυμένα θέματα στην ανάλυση που κάνει για Vin<0 όπου έχει R3 βαλτε R2 (έτσι μου φαίνεται δλδ το σωστό)

[airguitar]

Παιδιά η άσκηση 8 από σημειώσεις Exomag 2012-2013 πως λύνεται ??
Για vin > 0 καταλαβαίνω μετα όμως για vin < 0 τι παίζει ??
Ευχαριστώ !

[airguitar]

Kαμια ιδεα ??
Το ιδιο και με την 6 (στις ιδιες σημειωσεις) πως καταλαβαινω ποτε αγει ο ενας κλαδος και ποτε οχι ?

[pikachu93]

Γενικά εξαρτάται ποιο μοντέλο διόδου χρησιμοποιείς. Νομίζω πως στην 6η χρησιμοποιεί το μοντέλο της ιδανικής διόδου, δλδ θεωρεί πτώση τάσης 0 στα άκρα της ενώ στην 8η πτώση τάσης 0,7. Ο κλάδος άγει όταν είναι ορθά πολωμένη η δίοδος δλδ η άνοδος έχει μεγαλύτερο δυναμικό από την κάθοδο και επιπλέον η διαφορά δυναμικού στα άκρα της διόδου είναι αρκετη. Άρα στην 6 θες στην άνοδο ένα οποιδήποτε δυναμικό μεγαλύτερο της καθόδου ενώ στην 8 θες να είναι κατά 0,7 μεγαλύτερο. Αν θες τη γνώμη μου ρίξε μια ματιά στα μοντέλα των διόδων στο Sedra Smith

[adianohtos]

Η D2 άγει μόνο όταν άγει και η D1.
H D1 άγει για Id1>0
   Vin = Vr1+Vd1+Vr2 = 15Id1+0,7 => (Vin-0.7)/15=Id1
   Επειδή θέλω Id1>0 => Vin>0.7 για να άγει η πρώτη

Θεωρώ τον εξωτερικό βρόχο για την D2 και παίρνω
   Vin = Vr1+Vd1+Vr3+Vd2+5 = 5Id2+0.7+5Id2+0.7+5 = 10Id2+6.4 =>(Vin-6.4)/10=Id2
   Επειδή θέλω Id2>0 => Vin>6.4 για να άγει και η δεύτερη

Είναι λάθος; Αν ναι γιατι;;; 

[κύριος Φασόλης]

παιδια στο ac που η διοδος μετατρεπεται σε αντισταση εξακολουθει να ισχυει ο περιορισμος για την ταση?

δηλαδη αν για παραδειγμα εχω μια πηγη με Vs=1sinωt και η διοδος μου λειτουργει για Vd>=0.6V τοτε εγω θα ασχοληθω με μετρησεις μονο για τις χρονικες στιγμες που 1sinωt>=0.6 η επειδη η διοδος μετατραπηκε σε αντισταση παυουν να με νοιαζουν οι τασεις?

[Grecs]

 Η διοδος ειναι αντισταση οταν αγει. Οταν δεν αγει δεν αγει.

[κύριος Φασόλης]

σε ευχαριστω πολυ

[Marco]

Η διοδος ειναι αντισταση οταν αγει. Οταν δεν αγει δεν αγει.

Γραμμική αντίσταση είναι μόνο όταν το AC σήμα είναι μικρό (mV). Αν το σήμα γίνει μερικές δεκάδες mV τότε παύει να είναι γραμμική η αντίσταση και όταν η δίοδος σταματήσει να άγει η αντίσταση είναι άπειρη.Η δίοδος πρακτικά σταματάει να άγει όταν η συνολική τάση(DC+AC) στα άκρα της πέσει κάτω από μία ορισμένη τιμή

[κύριος Φασόλης]

Η διοδος ειναι αντισταση οταν αγει. Οταν δεν αγει δεν αγει.

Γραμμική αντίσταση είναι μόνο όταν το AC σήμα είναι μικρό (mV). Αν το σήμα γίνει μερικές δεκάδες mV τότε παύει να είναι γραμμική η αντίσταση και όταν η δίοδος σταματήσει να άγει η αντίσταση είναι άπειρη.Η δίοδος πρακτικά σταματάει να άγει όταν η συνολική τάση(DC+AC) στα άκρα της πέσει κάτω από μία ορισμένη τιμή

αρα δηλαδη αν για παραδειγμα εχουμε AC σημα πλατους 100V δεν μπορουμε να την παρουμε σαν αντισταση ?

[lady_of_winter]

ρε παιδια να ρωτησω λιγο..στις ασκησεις που ειναι ανεβασμενες και σε αυτες που μας εκανε η καδη διαχωριζει τα j-fets απο τα mos-fets...μεσα στο βιβλιο δεν εχω βρει καμια διακριση για αυτα τα δυο...μηπως μπορει καποιος συνοπτικα να πει σε τι διαφερουνε?

[Nerevar]

ρε παιδια να ρωτησω λιγο..στις ασκησεις που ειναι ανεβασμενες και σε αυτες που μας εκανε η καδη διαχωριζει τα j-fets απο τα mos-fets...μεσα στο βιβλιο δεν εχω βρει καμια διακριση για αυτα τα δυο...μηπως μπορει καποιος συνοπτικα να πει σε τι διαφερουνε?

Τα jfet και τα mosfet έχουν παρόμοια λειτουργία,τα mosfet όμως έχουν αρκετά μεγαλύτερη αντίσταση εισόδου.Ο ιδιος ο χατζόπουλος έχει πει εδώ και χρόνια ότι θεωρεί τα jfets παρωχημένα,και δεν τα βάζει σε θέματα,και μάλλον δε θα σου χρειαστούν καθόλου,μέχρι να τελειώσεις τη σχολή τουλάχιστον.

(αν όμως έχεις sendra-smith και δεν κατάλαβες οτι μιλάει μόνο για mosfets και καθόλου για jfets,τότε κάτσε ξαναδιάβασε )

[κύριος Φασόλης]

παιδια να ρωτησω...στο 2ο θεμα του Ιανουαριου του '12 την R2 την παιρνουμε οτι ειναι ιση με 10R_E οπως κανει και σε καποια  λυμενα θεματα στο σχετικο pdf (λεει σε καποιες λυσεις οτι για λογους σταθεροτητας πολωσης R2=10RE και η συνδεσμολογια ειναι αντιστοιχη)? κι αν ναι μπορει καποιος να μου εξηγησει γιατι γινεται αυτο ?

[xameno kormi]

παιδια να ρωτησω κατι στις ασκησεις του sedra

http://www.scribd.com/doc/23554907/Microelectronic-circuits-5th-edition-Sedra-Smith-Solution-Manual

σελ 59 αυτου του solution manual στις ασκησεις με τις διοδους
πως καταλαβαινουμε στην ασκηση 3.3 ποια διοδος αγει και ποια οχι ?