[Λογική Σχεδίαση] Ύλη που έχει καλυφθεί 2018/2019

THMMY.gr > Forum > Μαθήματα Βασικού Κύκλου > 1ο Εξάμηνο > Λογική Σχεδίαση (Moderators: Tasos Bot, tzortzis, Nekt, tony stank) > [Λογική Σχεδίαση] Ύλη που έχει καλυφθεί 2018/2019

0 Members and 1 Guest are viewing this topic.

Pages: 1 [2]

Author

Topic: [Λογική Σχεδίαση] Ύλη που έχει καλυφθεί 2018/2019 (Read 6462 times)

Thomas Shelby

Νεούλης/Νεούλα

Posts: 35

Re: [Λογική Σχεδίαση] Ύλη που έχει καλυφθεί 2018/2019

« Reply #15 on: February 02, 2019, 16:24:30 pm »

Έχει δώσει ο ΣΔΟΚ ύλη? Ή είναι αυτή που υπάρχει ήδη απο 2014?


	Logged

The Audacious AI

Veteran
Καταστραμμένος

Gender:

Posts: 5252

21/3/2023

Re: [Λογική Σχεδίαση] Ύλη που έχει καλυφθεί 2018/2019

« Reply #16 on: February 02, 2019, 16:54:49 pm »

Quote from: Thomas Shelby on February 02, 2019, 16:24:30 pm

Έχει δώσει ο ΣΔΟΚ ύλη? Ή είναι αυτή που υπάρχει ήδη απο 2014?

ΠΕΡΙΕΧΟΜΕΝΑ ΜΑΘΗΜΑΤΟΣ:

Θεωρία.
Συστήματα Αριθμών, μετατροπές μεταξύ αριθμητικών συστημάτων, πράξεις, αρνητικοί αριθμοί, κώδικες ανίχνευσης και διόρθωσης σφαλμάτων. Αλγεβρα Boole, αξιώματα και θεωρήματα, συναρτήσεις και οι κανονικές μορφές τους. Ελαχιστοποίηση λογικών συναρτήσεων, Πίνακες Karnaugh, αλγόριθμος Quine-McCluskey. Λογικές Πύλες BUF, NOT, AND, OR, NAND, NOR, EXOR, πύλες 3-καταστάσεων. Κυκλώματα FF (Flip-Flop), τύποι SR-, JK-, D- και T-FF, Master-Slave JK-FF. Χρονοκυκλώματα. Απαριθμητές, ασύγχρονοι και σύγχρονοι. Καταχωρητές, PIPO, SIPO, PISO, SISO, FIFO. Κωδικοποιητές και αποκωδικοποιητές. Πολυπλέκτες και αποπολυπλέκτες. Μνήμες RAM και ROM/PROM, βασική αρχιτεκτονική, σήματα ελέγχου κατά την εγγραφή και ανάγνωση δεδομένων, καταχωρητές μνήμης στο υπολογιστικό σύστημα. Αριθμητικά Κυκλώματα, αθροιστές, πολλαπλασιαστές, Αριθμητική-Λογική Μονάδα ALU, συγκριτές αριθμών. Γράφοι Αριθμητικών Υπολογισμών και τα αντίστοιχα τους κυκλώματα. Κυκλώματα RTL (Register-Transfer Level) και DSP (Digital Signal Processing - κατατοπιστικά, πολύ γενικά). Διάδρομος BUS, υπολογισμός γράφου, χρόνο-πολυπλεξία TDM σε διάταξη BUS (Time-Division Multiplexing), εκτίμηση χρόνου υπολογισμών. Αρχιτεκτονική Crossbar. Διαδρομή Δεδομένων (Data Path) και Διαδρομή Ελέγχου (Control Path). Βασική Υπολογιστική Μηχανή, τράπεζα καταχωρητών (register bank) και αρχείο καταχωρητών (register file), υπολογιστικός πυρήνας (core), επεξεργαστής (processor), ελεγχτής (controller), υπολογιστής (computer), προγραμματιζόμενος λογικός ελεγχτής PLC (Programmable Logic Controller).

Ασκήσεις:
1. Ασκήσεις επάνω στην κλασική λογική σχεδίαση (το πρώτο μέρος της θεωρίας). 2. Σχεδίαση απλών υπολογιστικών διατάξεων Διαδρομής Δεδομένων και Διαδρομής Ελέγχου.

από ethmmy


	Logged

Το thmmy εάλω loading.... loading.... loading.... loading.... loading.... loading.... loading.... loading.... loading.... loading....loading.... loading.... loading.... loading.... loading.... loading.... loading.... loading.... loading.... loading....

Pages: 1 [2]

Jump to: