Πήρα το μάθημα το 23-24. Απεύθυνεται σε άτομα που έχουν ασχοληθεί με το hw οπότε θα το πρότεινα μόνο εφόσον σε ενδιαφέρει το αντικείμενο. Δε χρειάζεται τρελή γνώση verilog/system verilog αλλα χρειάζεται γενικές γνώσεις hw. Πιστεύω είναι must για να ολοκληρώσεις τις γνώσεις σου στο hw μαζί με τη Σχεδίαση Συστημάτων VLSI.

Το μάθημα έχει εργασια που πιάνει το 50% και εξέταση που πιάνει το αλλο 50%. Η εργασία είναι το πιό ενδιαφέρον, σημαντικό και χρήσιμο κομμάτι του μαθήματος καθώς ασχολείσαι με εργαλεία (Genus, Innovus) και διαδικασίες (Synthesis, Physical Design) που πολυ πιθανόν να δείς στην δουλεία σου, αν ακολουθήσεις αυτο το αντικείμενο. Την εργασία την έχει ο διδακτορικος του παυλίδη, Αριστοτέλης που είναι από τα καλύτερα στην εξήγηση και πιο βοηθητικά άτομα. Είναι βεβαια χρονοβόρα οπότε αρχίστε την από νωρίς. Κάνεις πολλές φορές την ίδια διαδικασία (σύνθεση ή/και φυσική σχεδίαση) έχοντας κάθε φορά λιγο διαφορετικό στόχο (πχ βελτιστοποίηση ως προς την ισχύ). Οπότε εάν βρείτε το ρυθμό μπορεί να κυλήσει πιό γρήγορα από οτι περιμένετε.

Επιπλέον ο Παυλίδης είναι απο τους καλύτερους καθηγητές που έχουμε στη σχόλη με πολύ καλες διαφάνειες. Ίσως κάποια κεφάλαια να σου φανούν βαρετά στην παρακολούθηση ωστόσο είναι χρήσιμα για να καταλάβεις έννοιες που θα χρειαστεί και να χρησιμοποιήσεις και να εξηγήσεις στην εργασία. Η εξέταση είναι βατή με νορμάλ διαβασμα, στις 5 μέρες λύνοντας οτι υπάρχει ανεβασμένο εδώ με τις διαφάνειες δίπλα. Σε κλασικο στυλ Παυλίδη στον τομέα, επιτρέπονται τα παντα (σημειωσεις κλπ).

Με όλα αυτά θα το πρότεινα για όσους θέλουν να ασχοληθούν με το hw ανεπιφύλακτα. Παρόλα αυτά δεν είναι μάθημα για να μαζέψεις ects, θέλει χρόνο, ενασχόληση και να γνωρίζεις ήδη κάποια πράγματα αλλα σε ανταμείβει με γνώση που θα χρειαστεί στο μέλλον, εφόσον ακολουθήσεις δουλεία στο hw.

PS Στην εργασία στο Innovus θα χρειαστεί να εκτελέσετε με τη σειρά καποια βήματα (τοποθέτηση, συνθεσή δέντρου ρολογιού κλπ). Αποθηκεύστε σε κάθε βήμα ωστέ αν ξεχάσατε να βγάλετε κάποιο report ή δεν ενεργοποιήσατε κάποια ρύθμιση που έπρεπε να μπορείτε έυκολα να πάτε στο βήμα που θέλετε.

   Είναι το αγαπημένο μου μάθημα από άποψη format. Φέτος είχε απαλλακτικές εργασίες . Μέσω ζουμ , προτείνεις θέμα στον Μηνά , κι αφού καταλήξετε δούλέυεις πάνω σε αυτό που συμφωνήσατε.

   Ο τρόπος διεξαγωγής του μαθήματος δίνει την ευκαιρία να ασχοληθείς με κάτι που σου αρέσει με χαλαρό και δημιουργικό τρόπο. Προτείνω αυτό το μάθημα ανεπιφύλακτα. 

   Φέτος , έπειτα από HW I με Σκετόπουλο/Παυλίδη οι απαιτήσεις στο μάθημα ανέβηκαν , ειδικά στην γραπτή εξέταση τον Ιούνιο.
Οπότε εάν δεν την πάλεψες στα HW I , θα πρότεινα να μην πάρεις το μάθημα.

   Το format του μαθήματος είναι σαν τα HW I , στο πρώτο κομμάτι του μαθήματος γίνεται θεωρία πάνω σε κυκλώματα κι έννοιες (Αριθμητικά Κυκλώματα , έννοιες γύρω από το ρολόι , κλπ) τα οποία εάν σε ενδιαφέρει το HW θα έλεγα είναι ενδιαφέροντα. Το δεύτερο μέρος είναι πάνω στη System Verilog , θεωρώντας τη Verilog γνωστή. Σε κάποια κομμάτια υπήρχαν συγκρίσεις μεταξύ των System Verilog / Verilog. Στις διαλέξεις ο Παυλίδης εξηγεί /ρωτάει /συζητάει τα σημαντικά κομμάτια , οπότε θα πω ότι βοηθάει η παρακολούθηση. Επιπλέον ανεβάζει τα πάντα στο e-Learning.

   To main focus του μαθήματος είναι το Verification με System Verilog Assertions. Φέτος , ήταν κομμάτι της εργασίας κι έπεσε κι στις εξετάσεις Την εργασία την έβαλε ο Αριστοτέλης, διδακτορικός του Παυλίδη. Ήταν ομολογουμένως αρκετα απαιτητική. Η εκφώνηση ήταν σε διαφορετικό στυλ από τα HW I κι αφορούσε πιο abstract concept. Ο Αριστοτέλης βοήθησε όμως κι από mail κι στις εβδομαδιαίες συναντήσεις στο zoom .

   Συνεπώς, εάν σου άρεσαν τα HW I κι θέλεις Hardware, αυτό είναι το μάθημα σου. Οι γνώσεις που θα πάρεις (για Verification σίγουρα) είναι κάτι που ζητάνε οι εταιρίες στον κλάδο. Το μάθημα είναι σοβαρό κι απαιτητικό αλλά ενδιαφέρον κι χρήσιμο.

   Πήρα το μάθημα με Σκετόπουλο στην επανάληψη Λογική Σχεδίαση και Παυλίδη στη Verilog.
Το κομμάτι του Σκετόπουλου ήταν πολύ καλό αλλά δεν έχει ίσως πολύ νόημα να σταθώ εδώ καθώς από του χρόνου θα το έχει εξ' ολοκλήρου ο Παυλιδης.
Το κομμάτι του Παυλίδη ήταν επίσης αρκέτα καλό. Σε κάποια σημεία πήγαινε κάπως γρήγορα τις διαφάνειες. Ωστόσο , στα σημαντικά κομμάτια της Verilog, έδινε τον χρόνο που χρειάζεται κι έκανε ερωτήσεις / συζήτηση στην τάξη. Οι διαλέξεις ήταν χρήσιμες και όλο το υλικό που χρησιμοποιήθηκε ηταν ανεβασμένο στο elearning.

   Η εργασία του μαθήματος ήταν το πίο ενδιαφέρον κομμάτι. Βοήθησε φουλ στην κατανόηση της Verilog και πρακτικά σε προετοίμαζε κι για τις εξετάσεις, πού δίναμε με ανοικτές σημειώσεις. Ο Σκετόπουλος βοηθούσε με συναντήσεις κι από mail για την εργασία , η οποία ήθελε κάποια υπομονή ομολογουμένως.

   Για όποιον ενδιαφέρεται για Hardware πιστεύω είναι must , ειδικά αν θέλεις να ασχοληθείς με τα επόμενα μαθήματα του Παυλίδη.
Θα το πρότεινα ακόμη (με κάποια επιφύλαξη βέβαια) κι για όποιο άτομο δεν έχει κατασταλάξει σε Software / Hardware κι θέλει να δει πως είναι η ψηφιακή σχεδίαση. Είναι καλό μαθημα για εισαγωγή σε αυτό το κομμάτι της σχολής.

σημερα 4/10 θα γινει μαθημα ;