Παιδιά θα μπορούσαμε να το βάλουμε Παρασκευή 3 Μαρτίου γιατί 28 και 1 δίνω εκείνη την εβδομάδα;

Νομιζώ Vdd και Vss είναι ανάποδα

Ο σδοκ δεν μας είπε πως λειτουργεί ο FIFO στην εξέταση όποτε θεώρησα οτί έχει έναν ακροδέκτη enable ο οποίος δίνει όλα τα bit του στην έξοδο (όπως οι fifo που μας είχε πει στο μάθημα ή οι πραγματικοί fifo)

Γενικά μπορεί να παρατήρησες οτί η εκφώνηση είναι ασαφής και πρέπει αναγκαστικά να θεωρήσεις κάποια μη αυτονόητα πράγματα οτί ισχύουν.

Για το θέμα Β

1. Έγραψα σε ψευδοassembly τις διαδοχικές οδηγίες που πρέπει να γίνουν
2. Έκανα ένα demultiplexer που ελέγχεται από ένα BC το οποίο αυξάνεται με κάθε παλμό clk και παιρνει ως είσοδο το clk. Έτσι εξασφάλισα ότι κάθε εντολή γίνεται διαδοχικά. Για την επανάληψη έβαλα έναν ακροδέκτη jmp στον BC ο οποίος του εκχωρεί τον αριθμό της εντολής που θέλουμε να πάει.
3. Σε κάθε έξοδο του ακροδέκτη έβαλα την κατάλληλη λογική για να εκτελεστεί η αντοιστιχη εντολή

Αυτό μου φαίνεται σχεδόν αδύνατο να υλοποιηθεί από κάποιον (πόσο μάλλον πρωτοετή) σε μια ωρα, οπότε αν μπορεί να βρει κάποιος καλύτερη λύση, η λάθη στη δική μου, ας μου πει πλζ.

Edit: Παρελειψα ότι ακροδέκτη δε χρειάζοταν γιατί ήδη είναι μπουρδέλο. Και το gyro του κινητού μου τα έχει φτύσει, αν μπορεί κάποιος να περιστρέψει τις φωτό...

Edit 2: Θέμα Β
edit: moved