Oι διορθώσεις των εργασιών έχουν τελειώσει και οι βαθμοί θα ανέβουν σύντομα στο elearning. Ενδεικτικά να αναφέρω briefly δύο λάθη τα οποία έγιναν από αρκετό κόσμο, γιατί είναι κρίμα να χάνεις το 10 από αυτά.

1) Διαφορά Structural - Behavioral Verilog
Όταν μιλάμε για "Structural Verilog" αναφερόμαστε σε κώδικα (modules) που περιέχει primitives της Verilog (πύλες not, and, or, etc). Αυτά τα primitives θα πρέπει (όταν φορτώσετε τα Verilog Files σε κάποιον προσομοιωτή) να μπορούν να αναγνωριστούν αυτόματα, δεν χρειάζεται δηλαδή να φτιάξετε εσείς δικό σας module "not" για να προσομοιώσετε την λειτουργία της πύλης not.

Όταν μιλάμε για "Behavioral Verilog" αναφερόμαστε σε κώδικα (modules) που περιγράφει την λογική μιας πράξης με έναν operator (π.χ. η and θα περιγραφεί με τον operator &, etc).

Παράδειγμα με παρόμοια λειτουργία και στις δύο περιπτώσεις:

Structural Verilog
input wire a;
output wire b;
not n1(b, a);

Behavioral Verilog
input wire a;
output wire b;
assign b = ~a;

Kάνω attach και μια εικόνα που περιγράφει τις διαφορές που ανέφερα.

2) Διαφορά Synchronous - Asynchronous reset
Όταν έχουμε synchronous reset, το reset του κυκλώματος θα συμβαίνει μόνο στην θετική ακμή ρολογιού, δηλαδή εφόσον το ρολόι σε μια θετική ακμή πετύχει σήμα reset = 1 (αν υποθέσουμε active high reset) τότε και μόνο τότε θα συμβεί το reset του κυκλώματος. Στα ασύγχρονα, το reset του κυκλώματος θα συμβεί με το που γίνει το σήμα reset ίσο με 1, ανεξάρτητα με το που βρίσκεται το clock εκείνη την στιγμή. Γενικά προτιμάμε σύγχρονα resets, γιατί τα ασύγχρονα μπορούν εύκολα να προκαλέσουν θέματα σε flip flops (π.χ. να πάει η έξοδος του flip flop σε unknown state).

Παράδειγμα Σύγχρονου reset σε Verilog:
always@(posedge clk)
if (reset) q <= 1'b0;
else q <= d;

Παράδειγμα Ασύγχρονου reset σε Verilog:
always@(posedge clk or posedge reset)
if (reset) q <= 1'b0;
else q <= d;

Όπως μπορείτε να δείτε η μόνη διαφορά είναι αν συμπεριλαμβάνουμε ή όχι το reset στο sensitivity list. Για περισσότερες λεπτομέρειες, here is the site: https://funrtl.wordpress.com/2017/11/12/synchronous-resets-asynchronous-resets/

Θα επανέλθω ξανά και με άλλα συνηθισμένα λάθη που έγιναν στις εργασίες. Επίσης, (παρένθεση) δεν έχω θέμα να χρησιμοποιείτε chatgpt για την εργασία, απλά μην το κάνετε τόσο προφανές ότι αντιγράψατε από εκεί (ξέρει το άτομο στο οποίο αναφέρομαι ).

Καλησπέρα,

Βαθμούς από τις εργασίες έχω στόχο να βγάλω το αργότερο τέλη της επόμενης εβδομάδας (χωρίς να υπόσχομαι τίποτα όμως). Γενικά λόγω του αυξημένου αριθμού των εργασιών, μου είναι δύσκολο να στείλω/αναρτήσω κάπου τις εργασίες διορθωμένες, ωστόσο αυτό που πιστεύω ότι είναι καλύτερο και θα κάνω είναι να κανονίσω ένα zoom meeting κάποια μέρα, αφού βγούνε οι βαθμοί, για όποιον θέλει να πάρει ένα feedback πάνω στην εργασία του. Το ίδιο θέλω να κάνω και για ASIC (όταν βγάλω με το καλό τους βαθμούς και εκεί  ) και για τα HW II για το επόμενο εξάμηνο.

Γενικά πως σας φάνηκε η εργασία φέτος ; Δώστε μου ένα συνολικό feedback με θετικά/αρνητικά της εργασίας για να έχω μια ιδέα τι να αλλάξω και τι να κρατήσω ίδιο για του χρόνου (και για το επόμενο εξάμηνο για τα HW 2). Feel free to roast, ξέρω ότι η εκφώνηση είχε κάποιες ατέλειες (το κακό του να βγάζεις μια καινούργια εργασία από το μηδέν) αλλά πιστεύω αυτό ήταν και καλό από την άποψη ότι σας έκανε να πειραματιστείτε και να δοκιμάσετε διάφορα πράγματα για να καταλήξετε σε κάτι λειτουργικό.

-Αριστοτέλης