THMMY.gr

Πέρσι δεν ήταν προαπαιτούμενα τα HW1.

Tο HW2 ΗW1 είναι ένα μάθημα που έχει σίγουρα νόημα να πάρεις αν σε ενδιαφέρει το Hardware στη σχολή μας. Αν δεν σε ενδιαφέρει, δεν ξέρω κατά πόσο θα σου φανεί χρήσιμο. Προσωπικά μου φάνηκε εξαιρετικά χρήσιμο και πολύ ενδιαφέρον, θα το επέλεγα με κλειστά τα μάτια.

Η εξέταση ήταν σε 3 κομμάτια. α) κουίζ σε θεωρία/ασκήσεις β) εργασία σε Verilog γ) Προφορική εξέταση, με ποσοστά 30-30-40 (με μια μικρή επιφύλαξη)
Το εργαστήριο - εργασία μου φάνηκε απίστευτα ενδιαφέρον και θεωρώ πως είναι από τα ατού του μαθήματος. Ουσιαστικά υλοποιήσαμε κάποια μικρά κυκλώματα σε Verilog, και κάναμε verification της σωστής λειτουργίας του κώδικα μας.

Από εμένα είναι ένα σίγουρο ναι, με την προϋπόθεση να σε ενδιαφέρει το αντικείμενο. Δεν είναι μάθημα για να "κλείσεις" τη δήλωση, ούτε εύκολο για βαθμό, αλλά αν ασχοληθείς θα σε ανταμείψει κατάλληλα.

edit το μάθημα HW2 έγινε HW1 με την συνταξιοδότηση του παλιού διδάσκοντα

Να προσθέσω τα εξής:
1) Ο Παυλίδης ξέρει ότι στα HW1 ο σδοκ δεν έχει μάθει τίποτα στους φοιτητές, οπότε το πιάνει το πράγμα από την αρχή.
2) Το μάθημα χωρίζεται σε 2 μέρη, το πρώτο είναι μια καλή εισαγωγή στα σύγχρονα ψηφιακά κυκλώματα και το δεύτερο έχει να κάνει με τη γλώσσα περιγραφής υλικού, την verilog.
3) Η εργασία, τουλάχιστον εμένα με φάνηκε ενδιαφέρουσα. Είχε να κάνουμε 2 fsm, ένα μας το έδινε έτοιμο και απλά έπρεπε να το υλοποιήσουμε και ένα έπρεπε να το φτιάξεις εσύ ώστε να υλοποιεί τα φανάρια μιας διασταύρωσης. Προφανώς σε γλώσσα verilog.
4) Ο Παυλίδης έχει αρκετή όρεξη και αρκετό μεράκι και βοηθάει αρκετά στο να καταλάβεις κάποια πράγματα.  
5) Άμα είσαι hardwaρικος, το παίρνεις με κλειστά μάτια και λες και ευχαριστώ!

edit το μάθημα HW2 έγινε HW1 με την συνταξιοδότηση του παλιού διδάσκοντα

Συμφωνώ με Χρήστο και τόνγκα.
Κι εμένα μου φάνηκε αρκετά ενδιαφέρον και το μάθημα και η εργασία, και ο Παυλίδης καλός!

Ξέρουμε αν του χρόνου το μάθημα θα το πάρει ο κ. Παυλίδης ?

Στις διαλέξεις που έκανε στα HW 2 φέτος ανέφερε πολλές φορές ότι όσοι πάρουμε το μάθημα να προσπαθήσουμε να το έχουμε περάσει μέχρι του χρόνου γιατί θα πάρει HW 1&2 και θα αλλάξει η ύλη (κάποια των HW 2 θα τα κάνει στα 1 και τα HW 2 θα εμβαθύνουν πιο πολύ)

Αν δεν έχουμε ιδέα από την Λογική Σχεδίαση του μαλακοπίτουρα ΣΔΟΚ, μπορούμε να ανταπεξέλθουμε στο μάθημα του Παυλίδη ή θα έχουμε πρόβλημα,  με βάση την εμπειρία σας από τα ψηφιακά 2 ? Καλείπτει τα κενά που μας άφησε ο ΣΔΟΚ στην λογική σχεδίαση, ο Παυλίδης ?

Είναι φάση Ζάχαρη στα Κ2 που καλύπτει και Κ1 ?

Μπρο αν περιμενε ο παυλιδης να μαθεις απο τον σδοκ ζητω που καηκαμε.
Ξερει την κατασταση της σχολης, μην σε αγχωνει, απο την αρχη τα πιανει ολα.

Θεωρω τουλαχιστον τις βασικες πυλες τις ξερεις.

Aξίζει σαν μάθημα; Τι παίζει με το εργαστήριο;

Το μάθημα δεν θα το πάρει ο Παυλίδης φέτος, αλλά ο Ταμπουρατζής που είναι διδακτορικός του Παπαευσταθίου, τώρα το τι θα γίνει με το μάθημα, θα πάμε στο 1ο μάθημα και θα δούμε. Ο Γιανούλας πάντως που γράφει στο πρόγραμμα σπουδών έχει πάρει σύνταξη.

Εχουμε καμια πληροφορια για τον κ. Ταμπουρατζη; Απο αποψη διδασκαλιας φανηκε μια χαρα σημερα, αλλα στην αξιολογηση; Ειναι σαν τον μεντορα του;

Πήρα το μάθημα φέτος με Παυλίδη και Ταμπουρατζή. Ίσως το καλύτερο μάθημα που διάλεξα μες στο εξάμηνο.

Η μισή ύλη είναι ό,τι κάναμε στην Λογική Σχεδίαση, με πολύ λίγα έξτρα κομμάτια (π.χ. διαγράμματα καταστάσεων). Η άλλη μισή είναι η γλώσσα Verilog, με την οποία περιγράφεις το hardware. Οι διαλέξεις (αν και δεν πήγα σε πολλές) είναι πολύ καλές και οι διδάσκοντες πολύ συνεννοήσιμοι. Υπάρχει και μία εργασία των 2 ατόμων που πιάνει το 30% του βαθμού και είναι υποχρεωτική νομίζω. Σε εμάς ήταν ένας πολύ απλός επεξεργαστής MIPS (χωρίς pipeline ή κάτι περίπλοκο) σε Verilog. Γενικά στην αρχή η Verilog θα σου σπάσει άπειρα τα νεύρα επειδή είναι διαφορετική από τις υπόλοιπες γλώσσες που έχουμε μάθει πχ στην σχολή. Αλλά άμα πιάσεις λίγο το νόημά της μετά η ροή είναι σχετικά ομαλή. Με κάποιες μέρες καλής ενασχόλησης βγαίνει. Θέλει και μια αναφορά στο τέλος, και είχε και μια μικρή παρουσίαση στον Ταμπουρατζή, όπου του δείχνεις τι έχεις κάνει και σου κάνει 1-2 ερωτήσεις για να δει ότι όντως την έχεις κάνει εσύ. Προσωπικά η εργασία μου φάνηκε πάρα πολύ ενδιαφέρουσα και όχι κάτι υπερβολικά δύσκολο.

Η εξέταση ήταν 2 θέματα από το πρώτο μέρος της ύλης (1 άσκηση σχεδίαση συνδυαστικού κυκλώματος και 1 σχεδίαση ακολουθιακού) και άλλα 2 θέματα Verilog. Επίσης είναι με ανοιχτά βιβλία και σημειώσεις. Η βαθμολόγηση πιστεύω είναι πολύ κομπλέ.

Σε γενικές γραμμές μαθαίνεις πολλά πράγματα και μπαίνεις αρκετά στην όλη φιλοσοφία του hardware. Σε όποιον ενδιαφέρεται για hardware το προτείνω άπειρα.

ΟΧΙ ΟΧΙ ΟΧΙ ΟΧΙ ΟΧΙ ΟΧΙ ΟΧΙ ΟΧΙ ΟΧΙ ΟΧΙ
Υπερβολικλα πολύς κόπος για το τίποτα. Δεν αντοιμοιβεται η προσπάθειά σου, δυστυχώς.
Δεν αξίζει με την καμία, πάρτε κάτι άλλο πιο χρήσιμο και λιγότερο μπελαλίδικο.
Μακριά.
ΟΧΙ ΟΧΙ ΟΧΙ ΟΧΙ ΟΧΙ ΟΧΙ ΟΧΙ ΟΧΙ ΟΧΙ ΟΧΙ

Η επίδειξη της εργασίας στον Ταμπουρατζή υπό ποιες συνθήκες πραγματοποιείται;

Επίσης, πόσο εύκολα μπαίνεις στην φιλοσοφία του μαθήματος;

Το μάθημα είναι από τα πιο σοβαρά του 7ου εξαμήνου στον τομέα και ίσως από τα πιο σοβαρά γενικότερα της σχολής. Μέχρι και του χρόνου το πρώτο μισό της ύλης θα αφορά τις βασικές έννοιες της λογικής σχεδίασης για να καλυφθούν μάθετε αυτά που δε μάθατε στο 1ο εξάμηνο λόγω του Τρισμέγιστου (https://www.thmmy.gr/smf/index.php?topic=63554.0) και το δεύτερο μισό εισαγωγή στη verilog. Υπάρχει μία εργασία στο μάθημα η οποία φέτος ήταν αρκετά ενδιαφέρουσα (κάθε χρόνο αλλάζει το θέμα της) και στο τέλος εξετάζεστε σε verilog και σε θέματα λογικής σχεδίασης. Παρόλα αυτά, για να μην την πατήσετε όπως κι εγώ:



Το μάθημα απευθύνεται καθαρά σε αυτούς οι οποίοι ενδιαφέρονται για hardware και τους αρέσει το κομμάτι αυτό. Σίγουρα για εσάς θα είναι πολύ χρήσιμο, ενδιαφέρον κι εύκολο. Οι υπόλοιποι θα δυσκολευτείτε αρκετά, ειδικά στην εργασία. Γιατί έχει πολλές λεπτομέρειες που αν δεν είσαι hardwareας θα σε εκνευρίσουν υπερβολικά πολύ και στο τέλος δε θα βγάλεις και άκρη. Φέτος, ειδικά στην βαθμολόγηση της εργασίας, ήταν αρκετά επιεικείς και τα θέματα ήταν κομπλέ ακόμα και για εμάς που δεν εμβαθύναμε στο τέλος. Επιμένω όμως να το επιλέξετε μόνο αν ενδιαφέρεστε για το συγκεκριμένο κομμάτι.

+1 Well said.

   Πήρα το μάθημα με Σκετόπουλο στην επανάληψη Λογική Σχεδίαση και Παυλίδη στη Verilog.
Το κομμάτι του Σκετόπουλου ήταν πολύ καλό αλλά δεν έχει ίσως πολύ νόημα να σταθώ εδώ καθώς από του χρόνου θα το έχει εξ' ολοκλήρου ο Παυλιδης.
Το κομμάτι του Παυλίδη ήταν επίσης αρκέτα καλό. Σε κάποια σημεία πήγαινε κάπως γρήγορα τις διαφάνειες. Ωστόσο , στα σημαντικά κομμάτια της Verilog, έδινε τον χρόνο που χρειάζεται κι έκανε ερωτήσεις / συζήτηση στην τάξη. Οι διαλέξεις ήταν χρήσιμες και όλο το υλικό που χρησιμοποιήθηκε ηταν ανεβασμένο στο elearning.

   Η εργασία του μαθήματος ήταν το πίο ενδιαφέρον κομμάτι. Βοήθησε φουλ στην κατανόηση της Verilog και πρακτικά σε προετοίμαζε κι για τις εξετάσεις, πού δίναμε με ανοικτές σημειώσεις. Ο Σκετόπουλος βοηθούσε με συναντήσεις κι από mail για την εργασία , η οποία ήθελε κάποια υπομονή ομολογουμένως.

   Για όποιον ενδιαφέρεται για Hardware πιστεύω είναι must , ειδικά αν θέλεις να ασχοληθείς με τα επόμενα μαθήματα του Παυλίδη.
Θα το πρότεινα ακόμη (με κάποια επιφύλαξη βέβαια) κι για όποιο άτομο δεν έχει κατασταλάξει σε Software / Hardware κι θέλει να δει πως είναι η ψηφιακή σχεδίαση. Είναι καλό μαθημα για εισαγωγή σε αυτό το κομμάτι της σχολής.