THMMY.gr

edit by Caterpillar: Tο μάθημα πλέον αποτελεί την συνέχεια του μαθήματος ΗW-I του 7ου εξαμήνου και ο κ. Παυλίδης προτείνει όσοι πάρουν αυτό το μάθημα να έχουν πάρει το HW-I.
Τα φώτα σας

Χωρίς HW 1 βγαίνει/έχει νοημα/προαπαιτούμενα;

Πήρα το μάθημα φέτος που ο Παυλίδης πήρε και τα HW 1 και τα HW 2. Γενικά καταλαβαίνω ότι στα HW 1 θέλει να μας μάθει ότι δεν μάθαμε στην Λογική Σχεδίαση, αλλά αυτό έχει σαν αποτέλεσμα να μαζεύεται περισσότερη ύλη στα HW 2. Η ύλη του μαθήματος ήταν αρκετά μεγάλη, ειδικά οι σημειώσεις για την SystemVerilog ήταν σαν να διάβαζες documentation της γλώσσας (με την έννοια ότι κάλυπταν κάθε περίπτωση). Δυσκολεύτηκα λίγο να το διαβάσω γιατί όχι μόνο ήταν πάρα πολλές διαφάνειες, αλλά και οι περισσότερες από αυτές ήθελαν αρκετό χρόνο για να καταλάβεις το κύκλωμα, τον κώδικα ή το διάγραμμα χρονισμού που έδειχναν. Ίσως τώρα που ο Παυλίδης έχει πάρει και την Λογική Σχεδίαση σιγά σιγά να αρχίσει όλη αυτή η ύλη να απλώνεται πιο σωστά στα 3 μαθήματα και σε λίγα χρόνια να είναι οκ.

Πέρα από αυτό πιστεύω ότι είναι πάρα πολύ καλά οργανωμένο, πάρα πολύ ενδιαφέρον και αν σου αρέσει το αντικείμενο δεν έχεις κανέναν λόγο να μην το πάρεις. Η εργασία ήταν σε SystemVerilog και ήταν να γράψεις κώδικα για δύο modules, έναν counter και μία σύγχρονη FIFO. Επίσης ήθελε τα assertions και τα testbenches. Πιστεύω ήταν πιο εύκολη απ'την εργασία στα HW 1 και έβγαινε σε λιγότερο χρόνο. Γενικά θα το πρότεινα σε οποι@δήποτε αρέσει το hardware, ειδικά αν έχεις πάρει τα HW 1 (είναι η πιο ενδιαφέρουσα συνέχεια τους), απλά να αφιερώσεις αρκετές μερούλες στο διάβασμα όταν είναι να το δώσεις για να σου βγει πιο χαλαρά. Επίσης αρκετές έννοιες είναι πιο προχωρημένες οπότε μην κάνεις την βλακεία να μην πηγαίνεις στις διαλέξεις γιατί μετά θα δυσκολευτείς να τις καταλάβεις μόν@ σου.

Υπερβολικά πολλά πράγματα, πολλά περισσότερα από τα hw1, πολύ κούραση που δεν σε ανταμοίβει καθόλου για την επιλογή σου. Οπότε χίλιες φορές ΟΧΙ.
Δεν αξίζει με την καμία, υπάρχουν πολύ καλύτερα μαθήματα να παρεις αυτό το εξάμηνο.

   Φέτος , έπειτα από HW I με Σκετόπουλο/Παυλίδη οι απαιτήσεις στο μάθημα ανέβηκαν , ειδικά στην γραπτή εξέταση τον Ιούνιο.
Οπότε εάν δεν την πάλεψες στα HW I , θα πρότεινα να μην πάρεις το μάθημα.

   Το format του μαθήματος είναι σαν τα HW I , στο πρώτο κομμάτι του μαθήματος γίνεται θεωρία πάνω σε κυκλώματα κι έννοιες (Αριθμητικά Κυκλώματα , έννοιες γύρω από το ρολόι , κλπ) τα οποία εάν σε ενδιαφέρει το HW θα έλεγα είναι ενδιαφέροντα. Το δεύτερο μέρος είναι πάνω στη System Verilog , θεωρώντας τη Verilog γνωστή. Σε κάποια κομμάτια υπήρχαν συγκρίσεις μεταξύ των System Verilog / Verilog. Στις διαλέξεις ο Παυλίδης εξηγεί /ρωτάει /συζητάει τα σημαντικά κομμάτια , οπότε θα πω ότι βοηθάει η παρακολούθηση. Επιπλέον ανεβάζει τα πάντα στο e-Learning.

   To main focus του μαθήματος είναι το Verification με System Verilog Assertions. Φέτος , ήταν κομμάτι της εργασίας κι έπεσε κι στις εξετάσεις Την εργασία την έβαλε ο Αριστοτέλης, διδακτορικός του Παυλίδη. Ήταν ομολογουμένως αρκετα απαιτητική. Η εκφώνηση ήταν σε διαφορετικό στυλ από τα HW I κι αφορούσε πιο abstract concept. Ο Αριστοτέλης βοήθησε όμως κι από mail κι στις εβδομαδιαίες συναντήσεις στο zoom .

   Συνεπώς, εάν σου άρεσαν τα HW I κι θέλεις Hardware, αυτό είναι το μάθημα σου. Οι γνώσεις που θα πάρεις (για Verification σίγουρα) είναι κάτι που ζητάνε οι εταιρίες στον κλάδο. Το μάθημα είναι σοβαρό κι απαιτητικό αλλά ενδιαφέρον κι χρήσιμο.