THMMY.gr

(http://i.imgur.com/umxNjs9.jpg)

(χωρίς να έχω διδαχθεί την εν λόγω ύλη, και μόνο από τα πράγματα που έχω ακούσει):

Αν κάποιος θέλει να ασχοληθεί αργότερα με IC design ( σχεδίαση δηλαδή ψηφιακών κυκλωμάτων), είναι must να ξέρει 10 πράγματα έστω από αυτά που διδάσκονται. Βέβαια μην περιμένετε να μάθετε από μάθημα σδοκ, αλλά αν κάποιος (μαζοχιστικά) διαβάσει προσεκτικά όλη την ύλη και μάθει και verilog ή vhdl από τα asic , τότε θα μπορεί να πει ότι έχει τουλάχιστον κάποιες βασικές θεωρητικές γνώσεις περί του IC design . Οπότε το μάθημα το παίρνεις είτε αν α) ενδιαφέρεσαι άπειρα για το θέμα είτε β) έχουν πλάκα οι ιστορίες του σδοκ στο μάθημα

η αλήθεια είναι ότι σαν να  φαίνεται να έχει αναβαθμιστεί το μάθημα φέτος, μέχρι στιγμής δεν έχει χαθεί κανένα μάθημα και όλα αναπληρώνονται, οι ιστορίες είναι περιορισμένες και η ύλη φαίνεται να προχωρά ικανοποιητικά ενώ ειπώθηκε ότι θα  υπάρχουν και ρήτρες για καθυστερημένη παράδοση των εργασιών. μπορεί να μην ικανοποιεί πλήρως τις προσδοκίες αλλά νομίζω ότι δεν είναι και τόσο χάλια.

:
Επίσης από φέτος θα υπάρχουν και τα ASIC (Δοκουζιάνης) και θα το πρότεινα μόνο αν σου αρέσουν τα μαθήματα του.

Το έχω ξαναπεί αλλά πιστεύω ότι τα μαθήματα του Δοκουζγιάννη είναι ίσως τα πιο απαράδεκτα του τομέα. Εκτός του ότι δε μαθαίνεις σχεδόν τίποτα, το μάθημά του είναι απλά τραγικό.

-Να σημειώσω επίσης ότι στα ASIC περιλαμβάνεται και προγραμματισμός (σε θεωρητικό επίπεδο κυρίως) Προαιρετικά υπάρχει και μια ομαδική εργασία. Γνώμη μου είναι, αφού σου αρέσει το αντικείμενο, πάρτο! Απλά θα χρειαστεί να πηγαίνεις που και που να παίρνεις τις σημειώσεις που μοιράζει. Η τελική απόφαση, βέβαια, είναι δική σου  :)

Asic=δόκουζγιάννης με ότι αυτό συνεπάγεται.

Το αντικείμενο του μαθήματος είναι ΠΑΡΑ πολύ ενδιαφέρον(τουλάχιστον για μένα) αλλά.....δοκουζγιάννης.

Άμα θέλεις να μάθεις πραγματικά δεν θα σου πρότεινα κανένα μάθημα δοκουζγιάννη

Δηλαδή στα ASIC που πρακτικά κάνεις σύνθεση κυκλωμάτων με FPGA, θα μάθεις σίγουρα περισσότερα αν διαβάσεις ένα (λίγο) εκτενές tutorial της vhdl και μετά 10 πράγματα για τα fpga (ομοίως και στα ψηφιακά 3)

Αυτή είναι η μαλακία, ότι παρόλο που νομίζεις( και εγώ έτσι νόμιζα) ότι έμαθα κάτι πρακτικό, εν τέλει η πραγματικότητα είναι πολύ διαφορετική. Δηλαδή για να "βάλεις" τον vhdl κώδικα σε ένα fpga, θέλει μεγάλη διαδικασία , και δεν είναι απλό πράγμα...

Γενικά τα ψηφιακά με τον δοκ είναι καμμένο χαρτί... Και δεν το λέω επειδή έχω απίστευτα υψηλά στάνταρ. όταν άρχισα να δουλεύω, άκουγα 200 νέες λέξεις την ημέρα, και συνειδητοποίησα πόσο άσχετος είμουν(δεν είχα ΚΑΜΙΑ ιδέα). Βλέπω επίσης συναδέλφους που ασχολούνται με αναλογικά κυκλώματα, και λίγο-πολύ αυτά που χρειάζονται τα διδάσκει ο χατζό πλέον(ντάξει, όχι σε ΜΙΤ επίπεδο, αλλά είναι στον σωστό δρόμο)

Αλλά γενικά άμα θέλεις να ασχοληθείς με τα ψηφιακά, έστω και αυτό το λίγο είναι καλύτερο από το τίποτε...

Για ΑSIC: Το αντικειμενο του μαθηματος ειναι περιγραφη ψηφιακων κυκλωματων με VHDL, που ναι μια γλωσσα προγραμματισμου ουσιαστικα. Δεν ειναι κατι τρομερο που δεν μπορεις να μαθεις μονο σου imo δεδομενου οτι ειναι τρεις ωρες την βδομαδα το μαθημα, οτι γινεται τερμα θεωρητικα κι εχεις να κανεις με την ανοργανωσια του δοκουζγιαννη .  Δινει κατι εργασιες απαλλακτικες και προαιρετικες με μεταφραση ενος manual μιας συσκευης με ενα FPGA πανω και περιφερειακα μαθαινεις πολλα απο την εργασια (αν θες και δε μεταφραζεις κουτουρου) αλλα ειναι τερμα σπασιμο να γραφεις 100 σελιδες + σε word. Για τις εξετασεις εχω ακουσει οτι περνιεται ευκολα, αν και ασχοληθηκα δεν το δωσα γιατι εκανα την εργασια και επεφτε πανω σε αλλα μαθηματα. Εν ολιγοις αν δεν εχεις τι να παρεις και σε ενδιαφερει παρτο.

Ενώ π.χ. στου Δόκου το μάθημα δεν κόβεις φλέβα......οκ...περί ορέξεως κολοκυθόπιτα...
αν σ' αρέσουν κ οι ιστορίες για αρκούδες τότε πάνε sdok....τι να σου πω....

Κ εγώ πέρυσι το πήρα με τα ίδια κριτήρια , ότι ακούγεται ενδιαφέρον και με ενδιέφερε πολύ το αντικέιμενο αλλά απογοητεύτηκα και δεν έμαθα τπτ.

Ο τρόπος εξέτασης περιλαμβάνει μία εργασία που έπιασε 7 μονάδες μαξιμουμ. Για την εργασία σου δίνει κάποια περιοδικά και άρθρα πάνω σε κάποιο θέμα και σου λέει κάνε αυτό το θέμα. Στην ουσία θέλει να κάνεις μετάφραση τα άρθρα. Η και να ψάξεις στο ίντερνετ για επιπλέον στοιχεία. Γενικά δεν μαθαίνεις και πολλά.

Η γραπτή εξέταση δες στα downloads υπάρχουν 1-2 παλιά θέματα.

Για μένα αν το θέλεις τόσο πολύ πια παρτο αλλα αν έχεις χώρο πάρε και ένα ακόμα επιλογής για να έχεις την εναλλακτική. Αναμέσα σε ΘΥΑ και ΑSIC όπως έχουν πει και αλλοι πιο πριν ΘΥΑ χωρίς καν σκέψη.

Παρτε ASIC και μην παρετε ΘΥΑ αν σας ενδιαφέρει το hardware. Αρκετά από τα θέματα των παρουσιάσεων είναι "χαζα", αλλά υπάρχουν και ωραία θέματα, και φυσικά μπορείτε να προτείνετε και δικα σας. Τουλάχιστον εγώ αυτό έκανα και έμαθα αρκετά από το μάθημα. Σίγουρα, το μάθημα θα μπορούσε να είναι πολύ καλύτερο, και εαν μείνετε σε ό,τι σας λέει δεν θα μάθετε πολλα, αλλα αν ψήνεστε να ασχοληθείτε από μόνοι σας, τότε επιλέξτε το. Αν σας αρέσουν ΘΥΑ και ASIC το ίδιο, τότε πάρτε ΘΥΑ, αλλα εαν τα ASIC σας φαίνονται πιο ωραία, επιλέξτε αυτό το μάθημα.

Το μυστικό για να μάθετε όντως κάτι χρήσιμο (πολυ λίγο μπροστα σε αυτά που υπάρχουν), είναι να ασχοληθείτε - ψάξετε μόνοι σας. Επίσης πρέπει να ασχοληθείτε και μόνοι σας με το ISE και με την VHDL (αφού στην ουσία αυτός είναι και ο σκοπός του μαθήματος). Απαντησα λίγο αργά, αλλα δεν είχα χρόνο τις προηγούμενες μέρες!

ΥΓ: Στην τελική το αλλάζετε του χρόνου αν δεν σας αρέσει.

Nα μην πάρει κανένας το μάθημα μήπως επιτέλους καταλάβει ότι τα κάνει όλα λάθος.Το μάθημα είναι 2 ώρες την εβδομάδα,έρχεται με μισή ώρα καθυστέρηση και κάνει μισή ώρα διάλειμμα,ενω δεν κατάφερα να τον πείσω να βάλουμε αναπληρώσεις.Aπό την περιγραφή του μαθήματος με bold είναι όσα πρόλαβε να κάνει πέρυσι:


● Κλασικά κυκλώματα, Generic ASIC, PAL, GAL, PLA, EPLD, APPEX, FLEX και MAX. Παράδειγμα, σηματοδότηση διασταύρωσης με ένα κύκλωμα PAL. Κυκλωματική Μήτρα Πολλαπλών Διασυνδέσεων. To αδιέξοδο της περεταίρω μεγέθυνσης των κυκλωμάτων PAL και EPLD ● Κυκλώματα CPLD, λογισμικό για τον προγραμματισμό τους ● Κυκλώματα FPGA, κατηγορίες και αρχιτεκτονικές, οικογένειες ALTERA και XILINX, κυκλώματα LUT και CLB, προγραμματιζόμενες διασυνδέσεις. Το πρότυπο IEEE JTAG 11.49.x για τον προγραμματισμό και δοκιμές (testing). Πολυστρωματικά και 3-D κυκλώματα FPGA στα 24 nm ● Γλώσσες περιγραφής υλικού (Hardware Description Languages). Γλώσσα VHDL και Verilog. Παράδειγμα. Δημιουργία κώδικα VHDL απλού και MIPS μικροεπεξεργαστή ● Λογισμικά. XILINX-ISE και ALTERA-Quartus. Στάδια σχεδίασης, προσομοίωσης, δοκιμών (testing) και επιβεβαίωσης (verification). ● Σχεδίαση FPGA βάσει μοντέλου (model based design) από περιβάλλον Matlab-Simulink. Παραδείγματα.

Από αυτά που έκανε,τα PAL/GAL/etc δεν είναι τίποτα περισσότερο από "βελτιωμένες" εκδόσεις των RAM που μάθατε στα ψ2,δηλαδή σχεδόν τίποτα νέο.Στη συνέχεια αφιέρωσε 5-6 εβδομάδες στην VHDL,όταν δεν καταλαβαίνει ότι οι γλώσσες προγραμματισμού μαθαίνονται γράφοντας προγράμματα και όχι μέσα στην τάξη διδάσκοντας μία προς μία τις εντολές.Τα υπόλοιπα περί fpga/lut/clb τα έκανε μέσα στο τελευταίο 2ωρο.

Τις εργασίες - οι οποίες δεν είναι τίποτα περισσότερο από μετάφραση μερικών manuals - τις έδωσε μέσα στις γιορτές,ενω οι παρουσιάσεις έγιναν Μάιο(!).Και φυσικά ισχύει αυτό:

Ο άνθρωπος είναι ανίκανος,αφελής,αντιεπαγγελματίας,ασυνεπής,και πολλά άλλα που αρχίζουν με το στερητικό 'α'.

Καλύτερα να πάρετε οτιδήποτε άλλο,σίγουρα θα μάθετε περισσότερα.Τα όσα κάνει ο δοκουζγιάννης στα μαθήματα του μαθαίνονται από wikipedia μέσα σε 2 ώρες.

ετσι οπως μου τα λες ουτε απο την εργασια δεν προκειται να μαθω κατι αφου ειναι απλη μεταφραση
παιζει με κανα tutorial στο νετ να μαθω περισσοτερα
χμμμ
ετσι οπως τα βλεπω θα βγει απο τη λιστα μου...


Από τις εργασίες μπορείς να μάθεις αν δεν κάνεις τυφλή μετάφραση,αλλά και πάλι δεν είναι λόγος για να πάρεις το μάθημα,μπορείς να διαβάσεις μόνος σου τα manuals,όπως αυτά που μοίρασε πέρυσι. (http://xgoogle.xilinx.com/search?output=xml_no_dtd&ie=UTF-8&oe=UTF-8&client=support&proxystylesheet=support&site=Answers_Docs&filter=0&resultsView=category&tab=sd&num=1000&sortBy=displayOrder&show_dynamic_navigation=1&sort=date%3AD%3AR%3Ad1&documentClass=Document&requiredfields=-Archived%3Atrue&getfields=*&q=+inmeta:Document%2520Type%3DUser%2520Guides+inmeta:Devices%3DVirtex%252D6+inmeta:Document%2520Class%3DDocument+inmeta:Product%2520Type%3DSilicon%2520Devices&dnavs=inmeta:Document%2520Type%3DUser%2520Guides+inmeta:Devices%3DVirtex%252D6+inmeta:Document%2520Class%3DDocument+inmeta:Product%2520Type%3DSilicon%2520Devices)

με την εργασία και μόνο περνάς. υποτίθεται ότι πιάνει 7 μαξ, αλλά εμάς π.χ. μας έβαλε 8,5. και αν δώσεις κιόλας βάζει και 10 (εγώ δεν έδωσα ποτέ)

Η εργασια όμως, ειναι συνήθως εμετος  :-X (http://www.profsl.com/smf/Smileys/default/puke.gif)

#raise_awareness

Γενικα έχεις πολύ δίκιο ειναι ωραια τα μαθήματα με απαλλακτικές εργασιες,
αλλα στο συγκεκριμένο παιζει να παρεις το θέμα μεσα ή μετα την εξεταστική ή τον σεπτεμβρη και να το περάσεις στην επόμενη εξεταστική  :-X

ναι παιζει τον ιουνιο να περαστει, και να παρουσιασεις την εργασια σου στις αρχές του 8ου εξαμηνου

εγώ είχα πάρει πέρσι ψ3 και φέτος asic. πέρσι τα πράγματα ήταν πιο οργανωμένα, μας έδωσε την εργασία νωρίς και την παραδώσαμε σεπτέμβρη (από επιλογή). πανεύκολη, μια μετάφραση και ούτε παρουσίαση ούτε τίποτα. και μας έβαλε και 10 χωρίς να δώσουμε γραπτά.

asic φέτος τον παρακαλούσα/πίεζα για κάποιο θέμα, τελικά μας έδωσε να του αντιγράψουμε σημειώσεις, ακόμα πιο εύκολο από την μετάφραση. μας το έδωσε αρχές μάη νομίζω, και μας έβαλε βαθμό μέσα στον ιούνη ο οποίος στο itc λέει εξεταστική φεβρουαρίου. απλά έχει χάσει λίγο την μπάλα φέτος, με το νέο πρόγραμμα σπουδών. πάντως υπάρχει ευελιξία στην προθεσμία παράδοσης, βαθμό θα βάλει σίγουρα.
εμένα μου κατσαν και τα θέματα, αλλά το προτείνω γενικότερα. τόσο εύκολη εργασία απαλλακτική δύσκολα βρίσκεις.

Είναι πολύ χαμηλού επιπέδου, χωρίς να θέλω να προσβάλω κανέναν φοιτητή !

Αν θες να κανεις μετάφραση 15€ η σελίδα ειναι εξω αν θυμαμε καλα, ας βγαζεις και λεφτα :P

Θα συμφωνήσω.-

Καταρχάς μην ψαρώνετε από τον τίτλο. Ο τίτλος του μαθήματος θα έπρεπε να είναι "Μετάφραση Datasheet". Όλοι στην πορεία των σπουδών μας πήραμε "εύκολα" σάπια μαθήματα αλλά πρέπει να raise awareness που λέει και ο φίλτατος nohponex.

Θα συμφωνήσω.-

Καταρχάς μην ψαρώνετε από τον τίτλο. Ο τίτλος του μαθήματος θα έπρεπε να είναι "Μετάφραση Datasheet". Όλοι στην πορεία των σπουδών μας πήραμε "εύκολα" σάπια μαθήματα αλλά πρέπει να raise awareness που λέει και ο φίλτατος nohponex.


Αυτον τν καιρο μιας και εχω πολυ ελευθερο χρονο διαβαζω ενα απο τα βιβλια που δινει στο μαθημα και φαινεται αρκετα καλο αν και ειμαι στην αρχη (βεβαια επειδη δεν εχω εμπιστοσυνη στο σδοκ ειδα και reviews). Ασχετως ποσο απαραδεκτος ειναι ο σδοκ το αντικειμενο μετραει παρτε τουλαχιστον το βιβλιο να μαθεται καμια vhdl/verilog ειναι απο τα πολυ απαραιτητα πραγματα για hardwarades. Οταν τελειωσω το βιβλιο θα σας πω και κατα ποσο αξιζουν οι σημειωσεις του.

Off topic: Σε ποιο βιβλίο αναφέρεσαι; Εγώ για το μάθημα πήρα ένα "Σχεδιασμός κυκλωμάτων με VHDL, εκδόσεις κλειδάριθμος". Δεν το διάβασα ολόκληρο αλλά μου κανει πιο πολύ για reference παρά για βιβλίο που σου μαθαίνει όλη τη λογική της VHDL

Ψηφιακη σχεδιαση και Ενσωματωμενα Συστηματα με Vhdl του Peter J. Ashenden. Εκδοσεις Νεων τεχνολογιων. Τα πρωτα κεφαλαια που διαβασα ειναι υλη ψηφιακων 1 αλλα οτι κανει παραθετει και αντιστοιχο κωδικα vhdl εκτος απο το σχηματικο.

Λοιπόν ας πώ και εγώ την αποψή μου για τα μαθήματα του Δοκουζγιάννη μπας και διαμορφώσετε μια αντικειμενική γνώμη καθώς το κακό παράγινε.

Γενικότερα θεωρώ πως τα μαθήματα του σδοκ είναι απο τα πιο σημαντικά μαθήματα του τομέα καθώς είναι τα μόνα hardwarika μαθήματα μαζί με Μίκρο και VLSI, και δεν πρέπει να ξεχνάμε πως εκτός από προγραμματιστές είμαστε και μηχανικοί.

Τα Προγραμματιζόμενα Κυκλώματα ASIC αποτελούν συνέχεια τοω Ψηφιακών 2 αλλά το αντικείμενο είναι αρκετά πιο ενδιαφέρον. Ουσιαστικά, στο μάθημα αυτό θα μάθετε πως να υλοποιείτε μεγάλα Ψηφιακά κυκλώματα (π.x.ελεγκτές) "προγραμματίζοντας" έτοιμα Ο.Κ. ξεκινώντας από μνήμες ROM (πήρατε μια ιδέα στα Ψηφιακά 2) φτάνοντας ως τα FPGA. Το πρώτο κομμάτι αφορά τον προγραμματισμό έτοιμων Ο.Κ. όπως ROM,PAL,GAL,PLA ενώ στο 2ο μαθαίνετε πως να "προγραμματίζετε" ένα FPGA με χρήση της γλώσσας "προγραμματισμού" VHDL (και ίσως Verilog αν προλάβετε). Τα βιβλία που προτείνει ο σδοκ για VHDL είναι εξαιρετικά και οι σημειώσεις πάρα πολύ καλές.

Τα Ψηφιακά 3 του επόμενου εξαμήνου αποτελούν συνέχεια των ASIC. Ενω στα ASIC μαθαίνεις πως να υλοποιείς ένα κύκλωμα προγραμματίζοντας ένα έτοιμο Ο.Κ. ,στα Ψηφιακά 3 γίνεται μια εισαγωγή στο πώς σχεδιάζονται τα ίδια τα Ο.Κ. (σχεδίαση στο πυρίτιο) επομένως σε βοηθάει αρκετά αν επιλέξεις έπειτα VLSI στο 9ο διότι ο χατζό δεν θα μπεί στον κόπο να σου εξηγήσει τι είναι αυτό που κάνετε στο μάθημα.  Επίσης, ασχολείται με την κατανάλωση ισχύος σε Ο.Κ. και τις τεχνικές Testing O.K. που είναι παρα πολύ σημαντικά αντικείμενα. Τέλος, αν είστε τυχεροί θα δείτε και σχεδίαση Μικροεπεξεργαστών.

Αποψή μου είναι πως ακόμα και να μην τα επιλέξετε καλό είναι να τα παρακολουθήσετε ή να τα δείτε μόνοι σας (αν και είναι λίγο δύσκολο αυτό λόγο του χάους που επικρατεί στο ιντερνετ γι αυτά τα αντικείμενα).

Οσον αφορά τον Δοκουζγιάννη:

Γενικότερα το μάθημά του είναι αρκετά σεμιναριακό και ο σδοκ είναι γνώστης του αντικειμένου του οπότε μόνο από την παρακολούθηση κερδίζετε. Συνήθως βέβαια κάνει παρεκβάσεις και  λέει ιστοριούλες και χάνεται χρόνος, όμως αυτά που λέει για το μάθημα είναι παρα  πολύ κατανοητά και σημαντικά.

Οι εργασίες  συνηθως δεν έχουν σχέση με το μάθημα και είναι απλή μετάφραση. Δηλαδή, πρόκειται για βιβλιογραφικές εργασίες. Αν κάνετε μόνο την εργασία, κάνετε και παρουσίαση και ο σδοκ μείνει ικανοποιημένος θα πάρετε 10 ακόμα και αν γράψετε 0 στην εξέταση! Γενικότερα ο σδοκ βάζει πολύ ευκολα το 10 και δίνει πολύ βάση στο αν θα κανει κάποιος εργασία. Αν δείτε καταστάσεις υπάρχουν άτομα που γράψανε 0 ή 1 και τους έβαλε 10!!

Γενικότερα ο σδοκ αγαπάει τους φοιτητές και θέλει να βάζει βαθμούς.
Πρόπερσι, στα ψηφιακά 3 είχε βάλει σε όλους 10 και ντρεπόταν λέει να δώσει το βαθμολόγιο στη γραμματεία για να μην του πεί κανείς τίποτα :P .

Επίσης, ακόμα και ασυναρτησίες να γράφετε στην εργασία σας παλι 10 θα πάρετε καθώς ο σδοκ δεν θα την διαβάσει ποτέ την εργασία σας αφού 1ον δεν έχει χρόνο και 2ον δείχνει μια παράλογη εμπιστοσύνη στους φοιτητές.

Δεν διαφωνώ με τον opcode, απλώς να πω ότι γενικώς κάποιοι το βλέπουμε αρνητικά (το μάθημα των asic) γιατί έχει εργασία μετάφραση και χάνεται λίγο (πολύ) η ουσία. Κάποιοι άλλοι το βλέπουν αρνητικά γιατί ο σδοκ έχει ιδιαιτερότητες (το πως κάνει το μάθημα, το πότε βγάζει εργασίες, το πότε ανακοινώνει παρουσιάσεις) . Αυτά τα δύο συνιστούν στο να βγαίνει αυτό το αρνητικό κλίμα, ντάξει μετά από ένα σημείο το παίρνει λίγο η μπάλα ισχύει. Σίγουρα είναι το μόνο που έχεις στην σχολή για ASIC, και αν θες να δεις τι παίζει δεν είναι και το χειρότερο μάθημα ever. Ξέρω και παιδιά που το θεωρούν όντως πολύ σημαντικό, αλλά επίσης ξέρω ότι έχουν και μία κλίση προς το αντικείμενο.

Ένα σωρό αηδίες opcode... Λες και αυτό ςπου θα σε βάλει 10άρι και συμπαθεί τους φοιτητές είναι και ο καλός καθηγητής!

Να σημειώσω ότι ανάλογα με το τι ασχολείσαι έχεις και ανάλογες δημοσιεύσεις και ερευνητικό έργο. Δεν είναι το ίδιο να υλοποιήσεις κάτι σε software και κάτι σε ψηφιακά. Ο σδοκ σίγουρα θα είχε λιγότερη δουλειά να φαίνεται από το μήτκα, αλλά θα ήταν φαινομενικά λιγότερη.

Όμως ο σδοκ έχει ελάχιστη δουλειά ακόμα και για αυτό που κάνει. Έχει γνώσεις, αλλά δεν μπορεί να τις μεταφέρει τόσο καλά και στα μαθήματα του χάνει πολύ χρόνο με άσκοπα πράγματα και ιστορίες.

Δεν γίνεται να ζητάει μία ώρα επιπλέον για τα ψηφιακά δύο και να χαζολογάει τις 2 απο τις 5 ώρες. Αυτό δεν τον κάνει καλό καθηγητή. Αυτό τον κάνει ΤΡΕΛΟ!

Αν το hardware στη σχολή έχει πάρει την κάτω βόλτα είναι κυρίως εξαιτίας του σδοκ! Δεν είναι ικανός να στηρίξει τα μαθήματα του σοβαρά, δεν είναι ικανός να βαθμολογήσει σωστά, δεν είναι ικανός να παράγει ερευνητικό έργο και να δώσει διπλωματικές. Έχει δημιουργήσει ένα τεράστιο χάσμα εκεί μιας και το αντικείμενο του είναι αυτό που συνδέει αναλογικά ηλεκτρονικα και μικροεπεξεργαστές.

Οπότε για  τι 10αρια μιλάμε; Να το χέσω το 10αρι αν μου γαμάει ένα ολόκληρο αντικείμενο που θα μπορούσα να ασχοληθώ και θα με αναγκάσει να πάω να μεταπτυχιακό έξω.

Yep... Το να 'σαι εκκεντρικός (ή απλά αυτιστικός) δε σε κάνει ιδιοφυία. Ο σδοκ μπορεί να είναι παθιασμένος με το αντικείμενο του και να έχει τόνους γνώσεων αλλά μέχρι τώρα μου έχει δείξει ότι δεν είναι ικανός να τη μεταφράσει σε ριζοσπαστικό ερευνητικό έργο (που νομίζει ότι κάνει). Ο τρόπος που παραδίδει το μάθημα, οι (χάλια) χειρόγραφες σημειώσεις και γενικά η συμπεριφορά του υποδηλώνουν μειωμένη επαφή με την πραγματικότητα. Εν τέλει μιλάμε για έναν καλό άνθρωπο με όρεξη να προσφέρει, επαρκή μηχανικό, αλλά δεν μπορώ να προτείνω τα μαθήματα του.

Άσχετα από το ερευνητικό έργο και άσχετα από το αν καταλαβαίνεις τις παραδόσεις του, το μεγαλύτερο πρόβλημα του σδοκ είναι ότι είναι πλήρως 100% ανοργάνωτος και ασόβαρος.

Δε γίνεται σοβαρός καθηγητής να δίνει θέματα εργασιών ψηφιακών 3 ΙΟΥΝΙΟΥ τον επόμενο ΟΚΤΩΒΡΙΟ, και να βγάζει βαθμούς ASIC φεβρουαρίου τον Ιούνιο. Ούτε να κανει σοβαρό μάθημα μισή ώρα στο τρίωρο και μετά να σου ζητάει αναπληρώσεις γιατί "δεν προλαβαίνει".

Επίσης, δε γίνεται να σου λέει "δίνεις ή μόνο γραπτά με άριστα το 7,5 ή μόνο εργασία με άριστα το 7 ή και τα δύο" και μετά να λέει το σεπτέμβρη "ελάτε μωρε κλάιν γ@μα τα τα γραπτά, πάρτε όλοι 10 και γεια σας".

Και σε ό,τι αφορά την εργασία, καθόμαστε και μεταφράζουμε σαν φιλόλογοι χωρίς λόγο επειδή θέλει να του παραδώσεις hard copy ένα κάρο σελίδες. και καίμε τζάμπα εγκεφαλικά κύτταρα. Ενώ θα ήταν πολύ πιο ενδιαφέρον κατά τη γνώμη μου, να πει: διαβάστε τη βιβλιογραφία και αντί να τη μεταφράζετε σαν ούγκανα, κάντε μια ωραία παρουσίαση με αυτά που καταλάβατε , γράψτε και μια αναφορά 10 σελίδες, ελάτε και στα γραπτά μια αξιοπρεπή βόλτα και πάρτε το δεκαράκι σας.

Και στην τελική, επειδή σκοπός του topic είναι να βοηθήσει τα παιδιά του 7ου εξαμήνου να επιλέξουν μαθήματα, γνώμη μου (και απ' ότι κατάλαβα και των υπολοίπων που έκραζαν στις προηγούμενες σελίδες) είναι ότι τα ASIC είναι ένα μάθημα με ενδιαφέρον αντικείμενο από το οποίο όμως δεν προλαβαίνεις να μάθεις πολλά. Αν κάνεις μετάφραση παίρνεις εύκολα βαθμό, αλλά αν σε ενδιαφέρει πραγματικά να μάθεις πράγματα, υπάρχει μεγάλη πιθανότητα να αγανακτίσεις με την ανοργανωσιά του Σδοκ.

Στην μεταφραση γραψε του ότι θες, δεν σε υποχρεωνει να κάνεις ξερή μετάφραση. Ο βαθμός βγαίνει κατα 90% από την παρουσίαση επειδή 1ον , απ' οτι κατάλαβα, θέλει να δει αν κατάλαβες αυτό που έκανες και 2ον επειδή δεν θα ανοίξει ΠΟΤΕ την εργασία σου ωστε να δει τι έγραψες. Οπότε αυτό συμφωνεί με αυτό που λές σχετικά με την παρουσίαση.

Τώρα όσον αφορά την ανοργανωσιά του εχεις απόλυτο δίκιο.

Οι εξετάσεις είναι απολυτως τυπικές και αν δεν έχεις κάνει εργασία καλύτερα να το αφήσεις το μάθημα. Δεν ισχύει αυτό που λέει για τον τρόπο βαθμολόγησης. Τον κάνει πολύπλοκο για να μην του πεί κανείς τίποτα αν αρχίσει να μοιράζει βαθμούς. Όλα στο μυαλό του είναι. Και αν πάς στα μαθήματα καταλαβαίνεις τι ακριβώς θέλει (δηλαδή εργασια)  :D .

Τεσπα εμένα αν μου έλεγες π.χ. :
ASIC με καθηγητή που έχει απαιτήσεις και εν τέλη, μετά από τόσο κόπο σε ένα εξάμηνο κολαστήριο, να πάρω ένα ηρωικό 6 (και αν) ή ASIC με καθηγητή σδοκ που θα του την κάνω την εργασία μετα την εξεταστική αφιερώνοντας μια μόνο βδομάδα και θα πάρω 10 για πλάκα ε συγγνώμη αλλά σδοκ με τα 1000!! Και ας μου περάσει τον βαθμό του χρόνου τα χριστούγεννα.

Λογικά είμαι ηλίθιος και κακός φοιτητής σε σχέση με όλους τους υπόλοιπους που προτιμάν να μην πάρουν βαθμό αλλά να "μάθουν".

P.S. εγώ παντως που είχα ασχοληθεί με Παράλληλα το οτι την παρέδωσα μετα την εξεταστική κυριολεκτικά με έσωσε. Ίσως γι΄αυτό δεν με πείραξε καθόλου η ανοργανωσιά του. Πάντως, μην νομίζετε όσοι πάρετε Παράλληλα αυτό το εξάμηνο πως θα έχετε χρόνο και για πολλά άλλα πράματα ( τα καλά πράγματα απαιτούν θυσίες  :P) .

Κανεις τεραστιο λάθος ! Aπό τα ASIC έμαθα πολυ καλή VHDL. Οπως σου ειπα μαρεσε το μάθημα πολύ. Επίσης πιστεύω πως αν το διάβαζα μόνος δεν θα μπορούσα να διακρίνω τη διαφορά των τυπικών γλωσσων προγραμματισμού (όπως C, C++, ... ) από την VHDL και VERILOG  και θα τις αντιμετώπιζα ως τέτοιες όπως συμβαίνει με πολλούς συναδέλφους άλλωστε. Το να κατανοήσεις τι σημαίνει προγραμματίζω ένα Ο.Κ. δεν είναι και ότι πιο προφανές υπάρχει. :p

Είμαι περίεργος να μάθω αν υπάρχουν μαθήματα του τομέα ηλεκτρονικής που παίρνεις εύκολα 10  :P και αν υπάρχουν σε ποιά μαθαίνεις κιόλας;  :D

Με ενδιαφέρον παρακολουθώ αυτό το e-penis battle, με εντυπωσιάζει που συγκεκριμένοι υπερασπίζονται στον σδοκ με τόση μανία.
Θα παρέμβω 2 λεπτά για να μην γράφουμε(τε) κοτσάνες, γιατί διαβάζει και κόσμος που ίσως θα ήθελε μια άποψη αποφοίτου που δουλεύει στο αντικείμενο εδώ και κάποια χρόνια. Οπότε πάμε να δούμε 1-1 αυτά που λες:

Όχι . Στο καθαρό chip design έχουμε διάφορα abstraction layers. Από το να γράψεις μία μηχανή πεπερασμένων καταστάσεων σε C και να συγκρίνεις throughput, μέχρι fully extraced layout σε αναλογικό προσομοιωτή που με ακρίβεια λίγο % μπορεις να δεις τι θα πετύχει το τελικό σου κύκλωμα.
Το κόστος στο chip design κατά βάση είναι 1) οι εργατοώρες, 2) οι άδειες για τα design tools 3) κόστος IP (πχ να αγοράσεις δικαιώματα χρήσης μιας RAM ή ενός επεξεργαστή της ARM) 4) το κόστος παραγωγής στο foundry . Τα πρώτα 3 για το πανεπιστήμιο είναι δωρεάν στα πλαίσια των ακαδημαϊκών του δραστηριοτήτων. Επειδή ακριβώς οι δραστηριότητες είναι ακαδημαϊκές, σπάνια χρειάζεται να τυπώσεις κύκλωμα. Αλλά και να χρειαστεί, αν χρειάζεται μισο-παλιά τεχνολογία (πχ 90nm+) και ενδιαφερόμαστε για λίγα κομμάτια τότε μιλάμε για κόστος <10.000 ευρώ. Αλλά τύπωμα , επαναλαμβάνω, γίνεται σε πολύ σπάνιες περιπτώσεις.
Γενικά, η μόνη περίπτωση να θέλεις καλά λεφτά είναι να είσαι το IMEC και να τυπώνεις αβέρτα random TSV's για να αποκτήσεις πολλά datapoints, μπας και μάθεις πως δουλεύουν

Chip design έρευνα (στο digital part) δεν γίνεται στην θεσσαλονίκη με ευθύνη συγκεκριμένων ανθρώπων.

Ο σδοκ πλέον έχει 3(τρια) ψηφιακά και 1 asic , συν ένα επιλογής 9ου που είτε το παράτησε οικοιοθελώς είτε τον ανάγκασαν να το παρατήσει.
Σε 4 μαθήματα θα μπορούσε να σου διδάξει 10 απλά πράγματα για το chip design.
Στην πράξη, το 99.9% που παίρνουν όλα τα μαθήματά του δεν μπορεί να σχεδιάσει ούτε ένα κύκλωμα της πλάκας σε fpga(δεν λέω για κάτι παραπάνω). Και αυτό δεν είναι πρόβλημα των φοιτητών, αλλά κυρίως του καθηγητή που δεν προσπαθεί να εξηγήσει 2 απλά πράγματα. Εδώ δεν έχει εξηγήσει μια βασική ορολογία του επιπέδου "τι είναι το clock tree synthesis" και βλέπω στα ψηφιακά 3 να προσπαθεί να διδάξει power shutoff τεχνικές, και με πιάνουν τα γέλια. Είναι σαν να προσπαθείς να διδάξεις ολοκληρώματα σε κάποιον που με το ζόρι ξέρει πολλαπλασιασμό. Το πολύ πολύ να του μάθεις εν είδη απομηνμόνευσης τι είναι ένα ολοκλήρωμα και πως να λύνει 2-3 βασικά ολοκληρώματα, αλλά στην τελική δεν θα έχει καταλάβει την τύφλα του.
Εγώ λοιπόν που ξέρω απολύτως καλά ποιο είναι το αντικείμενο του, μπορώ να σε διαβεβαιώσω ότι δεν διδάσκει ΤΙΠΟΤΑ , ούτε καν τις βασικές αρχές που θα έπρεπε να ξέρεις για να κάνεις 2-3 βασικά πράγματα. Και έχοντας πάρει ΟΛΑ τα μαθήματα analog και digital design στην σχολή, βγαίνοντας από το πανεπιστήμιο ήξερα 10 πράγματα για το analog design. Στο digital όμως, είναι σαν να μιλάνε άλλη γλώσσα οι άνθρωποι. Πάλι καλά που το σώνει ο πέτρου λίγο το αντικείμενο στην σχολή(δεν κάνω πλάκα), αλλά και αυτουνού το αντικείμενο δεν είναι chip design , οπότε δεν μπορεί να κάνει τα πάντα
Και εδώ νομίζω είναι η μεγαλύτερη αποτυχία του σδοκ. Δεν είναι ότι δεν μαθαίνει βασικές αρχές στα μαθήματά του, αλλά σου φουσκώνει τα μυαλά επειδή σου λέει ότι κάνει πολύ σύγχρονα πράγματα. Δεν φταις εσύ, και εγώ λίγο-πολύ το ίδιο παραμύθι είχα πιστέψει.
Καλή vhdl , δυστυχώ, ΔΕΝ μπορείς να μάθεις μόνος σου. Γιατί πολύ απλά ο τρόπος που γράφεις vhdl/verilog επηρρεάζει τόσο πολύ το τελικό κύκλωμα, που αν δεν έχεις μια βασική εμπειρία του σχεδιαστικού κύκλου δεν μπορείς να καταλάβεις. Δηλαδή, για να μπορείς να πεις ότι ξέρεις RTL γλώσσα (verilog/vhdl) θα πρέπει ξέρεις και πράγματα όπως το τι είναι το clock domain crossing, τα synchronisation flops, sdc constraints κλπ. Δυστυχώς, επειδή το 99% των ανθρώπων που θα τελειώσουν τα μαθήματά του δεν έχουν ιδέα τι είναι αυτά, εξ'ορισμού δεν μπορείς να ξέρεις καλή vhdl, με την έννοια ότι όλο το LRM να ξέρεις απέξω και ανακατωτά, αυτό δεν θα σε βοηθήσει στο να σχεδιάσεις ένα απλό κύκλωμα που να είναι , έστω και στοιχειωδώς, υλοποιήσιμο. Με άλλα λόγια, δεν ξέρεις αυτά που δεν ξέρεις. Και αυτό είναι μια ΠΟΛΥ κακή κατάσταση να αφήνει ένας καθηγητής τους μαθητές του μετά το πέρας των σπουδών τους.

Και για να μην παρεξηγηθώ, ότι σου λέω στο λέω εντελώς φιλικά. Μιλάω στο 2ο ενικό, αλλά στην πράξη εννοώ το 99% των αποφοίτων του τμήματος που ασχολήθηκαν με τα ψηφιακά παίρνοντας όλα τα μαθήματα του σδοκ. Και γω στην ίδια περίπου κατάσταση με σένα είμουν στο 8ο-9ο εξάμηνο.

Με ενδιαφέρον παρακολουθώ αυτό το e-penis battle, με εντυπωσιάζει που συγκεκριμένοι υπερασπίζονται στον σδοκ με τόση μανία.



Δεν είμαι σδοκικός .... Μητρακικός είμαι. Για τον σδοκ εκφράζω τις αντιρρήσεις μου σε ισοπεδωτικά σχόλια που γράφονται. Για τον Μητράκο δεν ανέχομαι κακό λόγο ούτε για το ντύσιμό του γι αυτό κανονίστε  >:(

Δεν λέω κάτι διαφορετικό  :) .Με ενδιαφέρει πολύ το αντικείμενο, όχι επαγγελματικά αλλά ερευνητικά, γι' αυτό το έχω ψάξει. Έχω αρκετούς γνωστούς οι οποίοι πραγματοποιούν έρευνα σε IC Design σε πανεπιστήμια του εξωτερικού και ο κοινός παρονομαστης των όσων μου είπαν είναι πως στην Ελλάδα η έρευνα περιορίζεται σε προσομοιώσεις πλην ελαχίστων εξαιρέσεων. Δεν υπάρχουν υποδομές στα ελληνικά πανεπιστήμια και δεν υπάρχουν funds για να στηρίξουν τέτοια projects. Επομένως, αν κάποιος θέλει να ασχοληθει ερευνητικά με το αντικείμενο η καλύτερη αν όχι η μόνη λύση είναι το εξωτερικό.

Πως γίνεται να μάθει κάποιος να σχεδιάζει ένα κύκλωμα σε FPGA όταν δεν έχει το μάθημα εργαστήριο. Πρέπει ο φοιτητής να έρθει σε επαφή με αναπτυξιακές κάρτες και τα αντίστοιχα IDE για τον προγραμματισμό ενός FPGA ωστε να νοιώσει το τι κάνει. Αποτέλεσμα της έλλειψης αυτών είναι οι περισσότεροι να αντιμετωπίζουν την VHDL ως μια τυπική γλώσσα προγραμματισμού!!

Από όσο ξέρω ο σδοκ έχει θέσει πολλές φορές στην συνέλευση των καθηγητων το ζήτημα της δημιουργίας εργαστηρίου για το μάθημα των ASIC και την αγορά αναπτυξιακών καρτών για FPGA και του λογισμικού της Xilinx και φυσικά τον γράφουν να μην πω που!  :P

Το ίδιο συναίβει και με τον Πέτρου ο οποίος ήθελε στα μαθήματα των Μίκρο να βάλει επεξεργαστές ARM. Όμως οι "διοικούντες" του το αρνήθηκαν καθώς θεώρησαν πως ήταν πολλά τα έξοδα και έτσι συμβιβάστηκε στους μικροελεγκτές της Atmel. (ο ίδιος τα είπε αυτά).
 
Φαντάσου λοιπόν να μην είχαμε εργαστήριο στα Μίκρο τι σκατά θα μαθαίναμε από Μικροελεγκτές λύνοντας μόνο ασκησούλες στην τάξη.  :D

Ατυχές παράδειγμα. Πλέον το μάθημα των Ψ3 γίνεται με σημειώσεις από ξένα πανεπιστήμια και για το  clock tree synthesis ήταν ιδιαίτερα αναλυτικός. Αφιέρωσε ολόκληρο μάθημα μάλιστα! (συμπεριλαμβανομένων των πολύ σχετικών παρεκβάσεων του βεβαίως βεβαίως  :D  :D  :D).
Και εδώ νομίζω είναι η μεγαλύτερη αποτυχία του σδοκ. Δεν είναι ότι δεν μαθαίνει βασικές αρχές στα μαθήματά του, αλλά σου φουσκώνει τα μυαλά επειδή σου λέει ότι κάνει πολύ σύγχρονα πράγματα Δεν φταις εσύ, και εγώ λίγο-πολύ το ίδιο παραμύθι είχα πιστέψει..
Καλή vhdl , δυστυχώ, ΔΕΝ μπορείς να μάθεις μόνος σου. Γιατί πολύ απλά ο τρόπος που γράφεις vhdl/verilog επηρρεάζει τόσο πολύ το τελικό κύκλωμα, που αν δεν έχεις μια βασική εμπειρία του σχεδιαστικού κύκλου δεν μπορείς να καταλάβεις..


Όπως βλέπεις έγραψα οτι ξέρω πολύ καλή VHDL δέν έγραψα οτι είμαι εξπέρ στο να σχεδιάζω FPGA  :P. Δηλαδή αυτό που αποκόμισα από το μαθημα είναι πως έμαθα τι ακριβώς είναι η VHDL, τι σημαίνει "σχεδιάζω κύκλωμα σε ένα FPGA" και πως o τρόπος σύνταξης του κώδικα επηρεάζει το τελικό κύκλωμα (όπως άλλωστε ανέφερες) κυρίως λόγο της ταυτοχρονικότητας των διεργασιών (βλ. συναρτήσεις διαιτησίας, τα delays που πρέπει να ληφθούν υπ' όψιν κ.λ.π.). Δεν περίμενα να αποκομίσω κάτι παραπάνω από το μάθημα.

Τώρα όσον αφορά τα sdc constraints κ.λ.π. τα οποία, όπως ανέφερες, δεν μαθαίνουμε οφείλεται στο γεγονός πως δεν έχουμε επαφή με τα λογισμικά IDE. Το να στα παρουσιάζει ο καθηγητής τελείως θεωρητικά και με εικόνες (όπως γίνεται στα Ψηφιακά 3) το βρίσκω χαζό και ανώφελο. Πιστεύω πως όλοι θα έπρεπε να έρθουμε σε επαφή με το λογισμικό της Xilinx προπτυχιακά.

Τέσπα, αν δεις το νέο πρόγραμμα σπουδών ο σδοκ έβαλε (αιτήθηκε τουλάχιστον :P) την ύπαρξη εργαστηρίου στο μάθημα. Το αν θα έχει το μάθημα εργαστήριο θα το δουμε στο προσεχές μέλλον. Εγώ προσωπικά είμαι απαισιόδοξος.   :P

Η επίθεση είναι περισσότερο προσωπική αλλά δεν σε παρεξηγώ μην ανησυχείς. :) Είναι πολύ εύκολο να βγάζουμε συμπεράσματα για τον άλλον. Σε πληροφορώ πως δεν πετάω στα σύννεφα. Αν είδες και από όσα έγραψα παραπάνω έχω επίγνωση του τι έμαθα από τα μαθήματα του σδοκ. Το να πίστευα πως από τα ASIC ,όπως και από άλλα μαθήματα, είμαι έτοιμος να πάω σε μια δουλειά και να κάνω παπάδες είναι το λιγότερο αφελές (πουθενά δεν ισχύει αυτό με ζωντανό παράδειγμα τις οικονομικές επιστήμες  :P). Μετά από τόσα μαθήματα έχω εμπεδώσει την γνωστή καραμέλα των καθηγητών:
"Το μάθημα σας παρέχει γενικές γνώσεις έτσι ωστε αν σας ενδιαφέρει το αντικείμενο να μπορείτε να το ψάξετε μετά μόνοι σας" την οποία την χρησιμοποιούν για να καλύψουν την έλλειψη υποδομών και σωστής διάρθρωσης του προγράμματος σπουδών.

@opcode:

Μην τον αφήνεις να σε μπαρουφιάζει...

10 πλακέτες με spartan fpgas κοστίζουν 400 ευρώ...(πχ http://numato.com/mimas-spartan-6-fpga-development-board)  Και αν πάρεις την xilinx και της πεις "είμαι πανεπιστήμιο δεν έχω λεφτά ούτε για καφέδες", θα στα δώσουν και με 80% έκπτωση...
Απλά ο άνθρωπος βρίσκει άλλοθι....

Αλλά και με 0 κόστος, το ICE μπορεί να σου πει αν αυτό που πας να κάνεις είναι κοτσάνα ή όχι.
Εναλλακτικά, τα IC tools που έχουμε στην σχολή (που κανονικά κάνουν εκατομύρια τον χρόνο) σου λένε αυτά και άλλα τόσα.
Και αυτά είναι ήδη installed στους server. Απλά δεν τον νοιάζει τον σδοκ...

Στο λέω άλλη μια φορά, οι copy+paste σημειώσεις από τα πανεπιστήμια του εξωτερικού δεν είναι ακριβώς "μάθημα". Είναι copy-paste. Αν σου δώσω 500 σελίδες υλικό από string theory σε ένα μάθημα, αυτό δεν πάει να πει ότι θα γίνει μηχανικός/θεωρητικός φυσικός.

Τέλος πάντων, δεν είμαι εδώ για να σου βάλω την άποψη μου στον εγκέφαλό σου (και ούτε έχω τέτοιον σκοπό), απλά σκέωου λίγο...

Υ.Γ: Ο πέτρου μπορεί να μην σου είπε ποτέ τι είναι το cross-clock jitter, αλλά στα μίκρο 1/2 ασχολείται με διάφορα θέματα που είναι το πρώτο στάδιο του chip design.

Η πιο απλή αναπτυξιακή ARM (της Texas Instruments μάλιστα) κοστίζει 13 ευρώ η μια. Επομένως, με το ίδιο σκεπτικό δεν βρίσκω λόγο να μην την αγόραζε ο Πέτρου.
Θέλω να πιστεύω πως δεν λενε τόσο μεγάλα παραμύθια οι καθηγητές του τμήματος (ο Πέτρου μάλιστα μου το είπε προσωπικά) δεδομένου πως το πανεπιστήμιο δεν είναι τσιφλίκι κανενός και πως τα λεφτά πρέπει να εγγριθούν για να αγοραστεί κάτι.

Επίσης αυτό που λες να πάρεις τηλέφωνο την Χilinx και να της πεις αυτό το πράμα θεωρώ πως το είπες με μια δόση υπερβολής.  :P Εφόσον ασχολείσαι με το αντικείμενο φυσικά ξέρεις πόσο ακριβά σου πουλάν τέτοια λογισμικά και μάλιστα για κάθε επιπλέον βιβλιοθήκη ενός FPGA (βλέπε PCI κ.λ.π.) πρέπει να πληρώσεις αδρά για να αποκτήσεις την IP της. Το πολύ πολύ να τους πεί παρτε τις πλακέτες και χρησιμοποιείστε το Web Edition που είναι free.  :P  Σε μια τέτοια περίπτωση πιστέύω πως όντως δεν θα άξιζε το πανεπιστήμιο να αγοράσει τις πλακέτες αν είναι να χρησιμοποιήσουν το 1/100 των featureς τους.


Αδυνατώ να κατανοήσω ποιο κομμάτι των μίκρο αποτελούν το πρώτο στάδιο του chip design δεδομένου πως ο ίδιος ο Μικροελεγκτής είναι αποτέλεσμα του chip design! Μπορεί κάτι να μου διαφεύγει και αν μπορούσες να μου δώσεις κάποιο π.χ. θα το εκτιμούσα πολύ.  :)

Πολύ ενδιαφέρον μάθημα ειδικά για όσους τους αρέσει το hardware. O σδοκ θα αρχίσει να σας λέει κατι για την βαθμολογία του στύλ : "μέχρι 7μιση αν δωσετε μόνο εξετάσεις, μέχρι 7 αν δώσετε μόνο εργασία, παραπάνω αν κάνετε και τα 2" όμως δεν ισχύει. Αν κάνετε εργασία και πάτε απλά στις εξετάσεις θα πάρετε από 8 μέχρι 10 με την πλαστιγκα να γέρνει προς τα πάνω.  :P . Οι εργασίες είναι βιβλιογραφικές (για την ακρίβεια ελεύθερη μετάφραση). Στο τέλος κάνετε και μια παρουσίαση και κατα βάση από εκεί κρίνει αν "δουλεψατε". Στο μάθημα παρασύρεται εύκολα και κάνει παρεκβάσεις και χάνεται χρόνος. Αν θέλετε κάτι να τον βομβαρδίζετε στα mail για να μην το ξεχάσει. Συνήθως τα θέματα των εργασιών τα βγάζει πριν την εξεταστική και δεν υπάρχει dead line. Λογικά τα δουλεύετε μετα την εξεταστική και τα παρουσιάζετε στο εαρινό. Ο βαθμός μπαίνει στο εαρινό. Εμένα προσωπικά με βόλεψε καθώς το πλήθος των υπόλοιπων εργασιών του εξαμήνου δεν θα μου επέτρεπε να ασχοληθώ και με αυτό εντος του εξαμήνου. (ελπίζω να μην εκκινήσει νέος γύρος κραξίματος μου..... έλεος!!! ).

αυτα ελεγα και γω περσυ
ΜΗΝ το παρεις το μαθημα
οτι θα σου κανει ολη τη χρονια μπορεις να το δεις μονος σου σε 2 ωρες στο ιντερνετ (κυριολεκτικα 2 ωρες παιζει και λιγοτερο)
η εργασια που θα εχεις θα ειναι φουλ οτι να ναι και ασχετη
εγω πχ ειχα να κανω με αριθμητικη αναλυση και πως θεωρητικα κανει καποιες περιπλοκες πραξεις ο υπολογιστης
η συνθεση αξιζει παντως

Asic....απλα για να μαθεις vhdl... υλικα δν ξερω τ παιζει αλλα τι υλικα τωρα xD

Δηλαδή εσύ έμαθες vhdl από το σδοκ?Ακόμη και αν η απάντηση είναι ναι,δε θα ήταν πολύ λίγοτερο χάσιμο χρόνου αν μάθαινες μόνος σου?

Όχι ρε...απο το βιβλίο....και οτι γράψεις εκεί...κατι μαθαινεις !! απο τα υλικα???οντως?

Καμια πρόσφατη γνώμη;

Δεν διδάσκεται το μάθημα μετά την συνταξισιοδότηση του ΣΔΟΚ (και έτσι όπως το βλέπω πάει για κατάργηση). Ότι ήταν να κάνετε σε αυτό το μάθημα γίνονται μέσα στα άλλα μαθήματα ψηφιακών.

Γιατί πριν τη συνταξιοδότηση του ΣΔΟΚ, διδασκόταν;

Όπως "διδασκόταν" και όλα του τα μαθήματα!