THMMY.gr

Μαθήματα Κύκλου Ηλεκτρονικής & Υπολογιστών => Σχεδίαση Συστημάτων VLSI => Topic started by: Fuzzee on June 21, 2007, 21:09:26 pm



Title: [VLSI] Cadence
Post by: Fuzzee on June 21, 2007, 21:09:26 pm
μπορεί κάποιος που έχει δουλέψει το πρόγραμμα να μου στείλει τις σημειώσεις του???
η ακόμα και την εργασία που έχει κάνει.
ειδοποιήστε με με pm.

Ευχαριστώ για όποια βοήθεια!!!!!


Title: Re: Cadence
Post by: pmousoul on January 11, 2008, 08:50:15 am

Μήπως ξέρει κανείς πως μπορώ να κάνω simulation το φυσικό αφού έχει περάσει DRC και LVS?


Title: Re: Cadence
Post by: Netgull on January 11, 2008, 12:18:54 pm
Το φυσικό δε μπορείς.
Μπορείς το extracted από το layout. Κανονικά σαν schematic.
Αν δε σε κάλυψα πες να σου πω παραπάνω.


Title: Re: Cadence
Post by: pmousoul on January 11, 2008, 16:04:49 pm
Το φυσικό δε μπορείς.
Μπορείς το extracted από το layout. Κανονικά σαν schematic.
Αν δε σε κάλυψα πες να σου πω παραπάνω.

To schematic γνωρίζω πως να το κάνω simulation. Αλλά όταν ανοίγω το extracted δεν μου έχει την επιλογή για να μπορέσω να βάλω πηγές, γειώσεις και άλλα στοιχεία στο κύκλωμα για να μπορέσω να εξετάσω την λειτουργία του με το Analog Environment...

Κάτι πρέπει να μου διαφεύγει...


Title: Re: Cadence
Post by: Netgull on January 11, 2008, 16:23:00 pm
Βασικά τώρα που ρώτησα, ίσως και να σου είπα βλακεία παραπάνω :P
Έχω την εντύπωση ότι έχω κάνει κάτι τέτοιο πάντως. Θα σου απαντήσω μόλις μπορέσω να βρω τις σημειώσεις μου να ρίξω μια ματιά.


Title: Re: Cadence
Post by: pmousoul on January 11, 2008, 16:35:14 pm

OK :)


Title: Re: Cadence
Post by: pmousoul on January 13, 2008, 23:48:03 pm

Νομίζω πως τελικά το βρήκα...

http://www.ee.virginia.edu/~mrs8n/cadence/tutorial6.html


Title: Re: Cadence
Post by: thematrix on January 14, 2008, 14:50:17 pm
έχω την εντύπωση ότι προσωμοίωση κάνουμε σε ένα block--δεν θυμάμαι την ακριβή ορολογία στο cadence-- που προέκυψε από το σχηματικό. Στο block αυτό περιέχεται το σχηματικό του κυκλωματος που σχεδιάσαμε και λειτουργεί σαν μαυρο κουτί. Δηλαδή δεν γνωρίζουμε το εσωτερικό του αλλά μονο εισοδους και εξοδους.


Title: Re: Cadence
Post by: Anastasia_ on November 27, 2008, 12:34:50 pm
Πως βγαίνουν τα χρώματα στα τρανζίστορ στο layout? Μου εμφανίζει μόνο τα κουτάκια των pmos και nmos. :o  :???:



Title: Re: Cadence
Post by: BARON77 on November 27, 2008, 12:43:13 pm
Αυτό σου είπα να ρωτήσεις βρε Αναστασία???  Λοιπον Εχουμε πρόβλημμα στο cadence. Όταν Παμε να κάνουμε το Layout, μας εμφανίζει μόνο τα κουτάκια, όχι τα στρώματα. Αν ξέρει κανείς χρειαζόμαστε Βοήθειααα! ::)


Title: Re: Cadence
Post by: BARON77 on November 27, 2008, 13:12:04 pm
Για όσους κόλλησαν σε αυτό το σημείο: Options -> Display >:(
Εκεί που λέει Display Levels:  Βάλτε Τιμές στο Start και Stop.
Εγώ Εβαλα Start : 0  και Stop : 20.  8)


Title: Re: Cadence
Post by: nicole on November 27, 2008, 22:11:03 pm
για να εμφανίζονται τα στρώματα όταν πάμε στο layout  και όχι μόνο τα περιγράμματα των τρανζίστορς μπορούμε αν δε κανω λάθος και πιο απλά, πατώντας μόνο shift+f


Title: Re: Cadence
Post by: Nessa NetMonster on December 22, 2008, 15:06:11 pm
Σε ανακοίνωση στο e-thmmy έλεγε να χρησιμοποιήσουμε τις τεχνολογίες tmsc25P και tmsc25N και όχι τις tmsc25dP και tmsc25dN. Όμως δε βλέπω να υπάρχει καμία επιλογή P-transistor από τις πρώτες, στο Cadence όλα είναι από τις δεύτερες... τι μοντέλο να επιλέξω; :???:


Title: Re: Cadence
Post by: alekos on January 19, 2009, 18:27:35 pm
Λοιπόν επειδή είχα ένα αρκετά μεγάλο schematic με δυο υποσυστήματα είπα να τα χωρίσω στην μέσα και έκανα 2 schematic
Έκανα το layout για το πρώτο schematic αλλά δεν ξέρω πως μπορώ να εισάγω το δεύτερο schematic στο είδη υπάρχον layout
καμιά βοήθεια?????

Επίσης βγήκαν ανακοινώσεις για τις παρουσιάσεις και τις παραδόσεις των εργασιών


Title: Re: Cadence
Post by: Nessa NetMonster on January 26, 2009, 18:43:20 pm
Πάω να κάνω LVS και μου βγάζει failed. Το Error Display λέει "Invalid LVS directory. /home/student/cadence/LVS/layout/netxref.out is not valid. You must initialize the LVS run with a valid LVS run directory before you can probe." Πώς το διορθώνω αυτό;


Title: Re: Cadence
Post by: Nessa NetMonster on January 28, 2009, 18:13:25 pm
Ρε παιδιά πείτε μου κάποιος! Την Τρίτη παρουσιάζουμε φυσικό σχέδιο!


Title: Re: Cadence
Post by: alekos on January 28, 2009, 18:48:33 pm
Nessa δεν θέλω να σε αγχώσω αλλά το συζητούσαμε και με το παλικάρι στο εργαστήριο και δεν μπόρεσε να βρει λύση.
Ρώτα αύριο τον Παπαδόπουλο αυτός ξέρει καλύτερα από κάτι τέτοια κουλά που πετάει το Cadence


Title: Re: Cadence
Post by: Netgull on January 29, 2009, 03:16:16 am
Αρκετά τυχαίο μιας και δεν έχω δει ποτέ αυτό το πρόβλημα, αλλά μοιάζει σαν το Cadence να μη μπορεί να βρει κάποιο αρχείο. Υπάρχει κάπου μια επιλογή που λέει "create netlist from schematic" ή κάτι τέτοιο. Χωρίς να ξέρω τι κάνετε, για δοκίμασε να την τσεκάρεις.


Title: Re: Cadence
Post by: Nessa NetMonster on January 29, 2009, 18:46:25 pm
Όχι, δεν ήταν αυτό, το βρήκα τελικά τι είναι αλλά εξακολουθώ να έχω πρόβλημα :(

Αυτό που μου είπε ο jimi είναι να μη χρησιμοποιώ pmos και nmos, αλλά μόνο pmos4 και nmos4. Το έκανα αυτό και τα επιμέρους εξαρτήματα διορθώθηκαν (δηλαδή έτρεξε το LVS). Όμως το τελικό layout που χρησιμοποιεί τα δικά μου εξαρτήματα (inverter, nand 2 εισόδων, nand 3 εισόδων, που έχω σχεδιάσει εγώ) εξακολουθεί να μου βγάζει σφάλμα παρόλο που τα επιμέρους εξαρτήματα περνάνε το LVS.

Για τα εξαρτήματα αυτά έχω κάνει καινούρια schematic-symbol-layout-extracted, και στο layout το τελικό που χρησιμοποιεί τα εξαρτήματα αυτά μου έχει βγάλει τις διορθωμένες εκδόσεις (και μου έκανε το layout άνω κάτω - τελοσπάντων, το ξανασουλούπωσα). Κάποια ρύθμιση όμως θυμάται και κολλάει πάλι στο LVS του τελικού...


Title: Re: Cadence
Post by: Ianna on January 31, 2009, 12:58:41 pm
Άσχετο...Οι παρουσιάσεις σε ποια αίθουσα γίνονται?  :P


Title: Re: Cadence
Post by: Nessa NetMonster on January 31, 2009, 18:54:14 pm
Η βιβλιογραφική πάντως έγινε στο αμφιθέατρο των τοπογράφων.


Title: Re: Cadence
Post by: nicole on January 31, 2009, 21:26:38 pm
Βασικά, στο αμφιθέατρο των τοπογράφων  πήγαμε γιατί όλες οι αίθουσες στη πτέρυγα μας ήταν πιασμένες. Τη Τρίτη μάλλον στη  αίθουσα 4 θα γίνει η παρουσίαση.


Title: Re: [VLSI] Cadence
Post by: Grecs on December 17, 2012, 16:35:13 pm
utr και sticky.

Με βοηθησε το παρακατω λινκ νομιζω και οι αλλοι αριθμοι των τουτοριαλ κατι θα λενε.


Νομίζω πως τελικά το βρήκα...

http://www.ee.virginia.edu/~mrs8n/cadence/tutorial6.html



Title: Re: [VLSI] Cadence
Post by: Decadence on December 17, 2012, 19:14:51 pm
utr και sticky.

Με βοηθησε το παρακατω λινκ νομιζω και οι αλλοι αριθμοι των τουτοριαλ κατι θα λενε.


Νομίζω πως τελικά το βρήκα...

http://www.ee.virginia.edu/~mrs8n/cadence/tutorial6.html



ε ναι ρε.. αυτός ο pmousoul ήταν πολύ καμένος..

τώρα τελευταία γύρισε στη φύση  ;D


Title: Re: [VLSI] Cadence
Post by: Sage on November 15, 2013, 18:13:31 pm
Έτρεξε κανείς το παράδειγμα (που δεν ολοκληρώσαμε στο 1ο εργαστήριο) χωρίς σφάλματα;;


Title: Re: [VLSI] Cadence
Post by: Silvo the Beautiful on January 04, 2014, 19:54:14 pm
Χρειάστηκε κανείς να βάλει Multiplier στην εργασία του γιατί τα τρανζίστορ ήταν μεγάλα; Αν ναι το LVS τα αναγνώρισε ή έβγαλε σφάλμα και έβλεπε ένα τρανζίστορ στο σχηματικό ενώ στο Layout όσο έλεγε το multiplier;


Title: Re: [VLSI] Cadence
Post by: DMG on January 13, 2015, 16:52:53 pm
Επειδή αυτές τις μέρες γίνεται χαμός στη νησίδα απέναντι από τη γραμματεία και επειδή, ακόμη και το Σ/Κ, που δεν είναι ανοιχτή η νησίδα, μπορεί να χρειαστεί να κάνω σχεδιαστική εργασία, θέλω να ρωτήσω αν γίνεται να συνδεθώ στους υπολογιστές μέσω απομακρυσμένης επιφάνειας εργασίας. Δοκίμασα να το κάνω με τις οδηγίες του πανεπιστημίου, αλλά το περιβάλλον στο οποίο με έβγαζε ήταν windows και δεν είχε το πρόγραμμα της cadence. Any help? :) 


Title: Re: [VLSI] Cadence
Post by: Tracy_McGrady on January 13, 2015, 17:09:06 pm
Επειδή αυτές τις μέρες γίνεται χαμός στη νησίδα απέναντι από τη γραμματεία και επειδή, ακόμη και το Σ/Κ, που δεν είναι ανοιχτή η νησίδα, μπορεί να χρειαστεί να κάνω σχεδιαστική εργασία, θέλω να ρωτήσω αν γίνεται να συνδεθώ στους υπολογιστές μέσω απομακρυσμένης επιφάνειας εργασίας. Δοκίμασα να το κάνω με τις οδηγίες του πανεπιστημίου, αλλά το περιβάλλον στο οποίο με έβγαζε ήταν windows και δεν είχε το πρόγραμμα της cadence. Any help? :) 
Νομιζω δε γινεται ουτε σε αναλογικο ουτε σε ψηφιακο...πρπ να την κανεις εκει..


Title: Re: [VLSI] Cadence
Post by: DMG on January 13, 2015, 17:23:49 pm
Επειδή αυτές τις μέρες γίνεται χαμός στη νησίδα απέναντι από τη γραμματεία και επειδή, ακόμη και το Σ/Κ, που δεν είναι ανοιχτή η νησίδα, μπορεί να χρειαστεί να κάνω σχεδιαστική εργασία, θέλω να ρωτήσω αν γίνεται να συνδεθώ στους υπολογιστές μέσω απομακρυσμένης επιφάνειας εργασίας. Δοκίμασα να το κάνω με τις οδηγίες του πανεπιστημίου, αλλά το περιβάλλον στο οποίο με έβγαζε ήταν windows και δεν είχε το πρόγραμμα της cadence. Any help? :) 
Νομιζω δε γινεται ουτε σε αναλογικο ουτε σε ψηφιακο...πρπ να την κανεις εκει..
Ok, σε ευχαριστώ πολύ! :)


Title: Re: [VLSI] Cadence
Post by: MARIOS on January 13, 2015, 19:12:08 pm
Μπορείς να ζητήσεις από τα παιδιά της νησίδας να σου βγάλουν κωδικό για το ΄σερβερ που έχει το cadence αλλά δεν ξέρω το κατά πόσο οι βιβλιοθήκες που θες θα υπάρχουν στην έκδοση εκείνη


Title: Re: [VLSI] Cadence
Post by: LoCo on January 13, 2015, 23:41:12 pm
The way to go είναι η σύνδεση με VNC στους servers του Grid. Αλλά για αυτό πρέπει να κάνεις αίτηση κ να σου δώσουν ειδική άδεια. Too much για το μέγεθος της εργασίας στα πλαίσια του μαθήματος.
Οπότε νησίδα...


Title: Re: [VLSI] Cadence
Post by: MARIOS on January 14, 2015, 00:11:42 am
Το είχα κάνει γιατί το είχα χρειαστεί κάποτε είναι ναι too much όπως λες αλλά αν δεν μπορεί αλλιώς είναι η μόνη λύση....


Title: Re: [VLSI] Cadence
Post by: DMG on January 14, 2015, 00:12:22 am
Ναι,απο το απογευμα ειχα εξοικοιωθει με αυτην την ιδεα. Ευχαριστω παντως για την πληροφορηση.


Title: Re: [VLSI] Cadence
Post by: johnis32 on January 14, 2015, 12:31:14 pm
Πάντως όποιος θέλει...


Title: Re: [VLSI] Cadence
Post by: Nerevar on January 15, 2015, 20:18:16 pm
Αν και ξέρω ότι το LVS είναι τελικά εκτός εργασίας/εξέτασης,ξέρει κανείς τι παίζει με σφάλματα του παρακάτω τύπου?

"Cannot find switch master cell for instance M1 in cellView (inverter schematic) from viewlist 'lvs schematic gate_sch cmos_sch ' in library 'expt1'."

Το περίεργο είναι ότι τις πρώτες φορές που έτρεξα το LVS δεν εμφανίστηκε το συγκεκριμένο σφάλμα (και χωρίς περιθώρια χρόνου για να εξερευνήσω το virtuoso κάποιες από τις λύσεις στο internet δε μου λένε τίποτα)


Title: Re: [VLSI] Cadence
Post by: jiannist on January 17, 2015, 23:02:43 pm
Υπάρχει κάποιος που έχει πρόσβαση στο grid, και έχει βρεί τη βιβλιοθήκη gpdk045, που χρειάζεται για τη σχεδιαστική εργασία;


Title: Re: [VLSI] Cadence
Post by: Leo_Paranoid on January 18, 2015, 05:40:36 am
Η gpdk045 δεν υπάρχει στον grid.


Title: Re: [VLSI] Cadence
Post by: jiannist on January 18, 2015, 09:05:15 am
Υπάρχουν κάπου τα αρχεία της, ώστε να τη φορτώσουμε από το home directory;


Title: Re: [VLSI] Cadence
Post by: LoCo on January 19, 2015, 13:12:16 pm
Υπάρχουν κάπου τα αρχεία της, ώστε να τη φορτώσουμε από το home directory;
Αν υπαρχει σημαντικός λόγος και μπορέσεις να πάρεις account για το grid, μπορούμε να περάσουμε την GPDK045 δίχως πολύ κόπο. Όμως δε σου προτείνω τη διαδικασία στα πλαίσια της εργασίας. Απλά κατέβα μια μέρα στη νησίδα να ξεμπερδεύεις  ;)


Title: Re: [VLSI] Cadence
Post by: LoCo on January 19, 2015, 19:12:24 pm
Αν και ξέρω ότι το LVS είναι τελικά εκτός εργασίας/εξέτασης,ξέρει κανείς τι παίζει με σφάλματα του παρακάτω τύπου?

"Cannot find switch master cell for instance M1 in cellView (inverter schematic) from viewlist 'lvs schematic gate_sch cmos_sch ' in library 'expt1'."

Το περίεργο είναι ότι τις πρώτες φορές που έτρεξα το LVS δεν εμφανίστηκε το συγκεκριμένο σφάλμα (και χωρίς περιθώρια χρόνου για να εξερευνήσω το virtuoso κάποιες από τις λύσεις στο internet δε μου λένε τίποτα)

Εάν σε ενδιαφέρει πραγματικά, μπορούμε να το δούμε και μαζί στη νησίδα. Στην ουσία αυτός είναι ο λόγος που δεν κάναμε LVS φέτος: υπήρχε σφάλμα στο LVS rule file του PVS για την GPDK045 και το service support της Europractice καθυστερεί να το διορθώσει δομημένα. Το σφάλμα είναι ένα mismatch μεταξύ των ονομάτων των τρανζίστορ στο σχηματικό και το φυσικό σχέδιο. Μπορούμε να το ξεγελάσουμε "πειράζοντας" το rule file αλλά και πάλι δε βγαίνει σωστό LVS. Εν πάσει περιπτώσει, μπράβο σου που το ψάχνεις κι αν ενδιαφέρεσαι περισσότερο let me know.


Title: Re: [VLSI] Cadence
Post by: Earendil on January 19, 2015, 21:02:58 pm
Tα ονόματα των pins πως μπορούμε να τα κάνουμε να φαίνονται στο layout? πχ δίπλα απ το pin της τάσης να γράφει VDD


Title: Re: [VLSI] Cadence
Post by: LoCo on January 21, 2015, 10:36:28 am
Tα ονόματα των pins πως μπορούμε να τα κάνουμε να φαίνονται στο layout? πχ δίπλα απ το pin της τάσης να γράφει VDD

Στο παράθυρο του Layout, πάτα το κουμπί L (ή πήγαινε στο Create->Label).
Στο νέο παράθυρο δημιουργίας Label που αναδύεται, διάλεξε Auto και σαν Layer αυτό που λέει κάτι σαν "Same as Layer" (δεν το έχω μπροστά μου για να σου πω με βεβαιότητα το όνομα, όμως λογικά θα το βρεις)

Γενικά ο κανόνας είναι ότι σαν Label χρησιμοποιείς το Layer του ίδιου μετάλλου αλλά σαν Purpose το Label, πχ:
για το Metal1 Drawing χρησιμοποιείς το Metal1 Label
για το Metal1 Pin χρησιμοποιείς το Metal1 Label

hope this helps :)


Title: Re: [VLSI] Cadence
Post by: Δον on January 21, 2015, 10:50:51 am
Tα ονόματα των pins πως μπορούμε να τα κάνουμε να φαίνονται στο layout? πχ δίπλα απ το pin της τάσης να γράφει VDD

Στο παράθυρο του Layout, πάτα το κουμπί L (ή πήγαινε στο Create->Label).
Στο νέο παράθυρο δημιουργίας Label που αναδύεται, διάλεξε Auto και σαν Layer αυτό που λέει κάτι σαν "Same as Layer" (δεν το έχω μπροστά μου για να σου πω με βεβαιότητα το όνομα, όμως λογικά θα το βρεις)

Γενικά ο κανόνας είναι ότι σαν Label χρησιμοποιείς το Layer του ίδιου μετάλλου αλλά σαν Purpose το Label, πχ:
για το Metal1 Drawing χρησιμοποιείς το Metal1 Label
για το Metal1 Pin χρησιμοποιείς το Metal1 Label

hope this helps :)

Μήπως όμως εννοεί τα Labels που βάλαμε και στο εργαστήριο? Αυτά με το shortcut "I" στον Layout XL ?
βλέπε σελίδα 22 κάτω κάτω http://alexander.ee.auth.gr:8083/eTHMMY/archive/82/downloadFile/2234/analogFlow.pdf


Title: Re: [VLSI] Cadence
Post by: Nerevar on January 21, 2015, 12:55:16 pm
Tα ονόματα των pins πως μπορούμε να τα κάνουμε να φαίνονται στο layout? πχ δίπλα απ το pin της τάσης να γράφει VDD

Στο παράθυρο του Layout, πάτα το κουμπί L (ή πήγαινε στο Create->Label).
Στο νέο παράθυρο δημιουργίας Label που αναδύεται, διάλεξε Auto και σαν Layer αυτό που λέει κάτι σαν "Same as Layer" (δεν το έχω μπροστά μου για να σου πω με βεβαιότητα το όνομα, όμως λογικά θα το βρεις)

Γενικά ο κανόνας είναι ότι σαν Label χρησιμοποιείς το Layer του ίδιου μετάλλου αλλά σαν Purpose το Label, πχ:
για το Metal1 Drawing χρησιμοποιείς το Metal1 Label
για το Metal1 Pin χρησιμοποιείς το Metal1 Label

hope this helps :)

Μήπως όμως εννοεί τα Labels που βάλαμε και στο εργαστήριο? Αυτά με το shortcut "I" στον Layout XL ?
βλέπε σελίδα 22 κάτω κάτω http://alexander.ee.auth.gr:8083/eTHMMY/archive/82/downloadFile/2234/analogFlow.pdf

Αν αυτό είναι που ψάχνει και όχι αυτό που είπε ο LoCo,στα toolbars υπάρχει η δυνατότητα εισαγωγής κειμένου.


Title: Re: [VLSI] Cadence
Post by: Earendil on January 21, 2015, 12:57:47 pm
Ευχαριστω πολυ LoCo , αυτο που εψαχνα ηταν αυτο που λενε τα παιδια , επιλεγεις label και διαλεγεις να ειναι τυπος text!