THMMY.gr

Μαθήματα Κύκλου Ηλεκτρονικής & Υπολογιστών => Σχεδίαση Συστημάτων VLSI => Topic started by: Cr0ne on November 19, 2014, 17:45:00 pm



Title: [Σχεδίαση Συστημάτων VLSI] Απορίες σχεδιαστικής εργασίας - Αναλογική Σχεδίαση
Post by: Cr0ne on November 19, 2014, 17:45:00 pm
Απορίες σχετικά με αναλογικές σχεδιάσεις 2014-2015. Μείνετε on topic.


Title: Re: [Σχεδίαση Συστημάτων VLSI] Απορίες σχεδιαστικής εργασίας - Αναλογική Σχεδίαση
Post by: pentium4 on December 16, 2014, 21:45:02 pm
για το grid, στο Minor spacing κτλ αλλάξατε τιμές ή αφήσατε τις default ? (μενού options -> display αν θυμάμαι καλά)


Title: Re: [Σχεδίαση Συστημάτων VLSI] Απορίες σχεδιαστικής εργασίας - Αναλογική Σχεδίαση
Post by: Leo_Paranoid on December 18, 2014, 15:10:09 pm
Μπορείς να τις αλλάξεις. Όσο μικρότερες τιμές δώσεις, τόσο μεγαλύτερη ακρίβεια στην κίνηση του κέρσορα θα έχεις.


Title: Re: [Σχεδίαση Συστημάτων VLSI] Απορίες σχεδιαστικής εργασίας - Αναλογική Σχεδίαση
Post by: pentium4 on December 18, 2014, 15:12:44 pm
ναι δυστυχώς έτσι ήξερα και από το ads και τις άλλαξα και στο τέλος μου έβγαλε σφάλμα στο layout "offgrid" , ξανακάναμε με τον συμφοιτητή (που θα δει και το ποστ  :P ) το layout με τις default τιμές για το spacing και όλα οκ


Title: Re: [Σχεδίαση Συστημάτων VLSI] Απορίες σχεδιαστικής εργασίας - Αναλογική Σχεδίαση
Post by: Leo_Paranoid on December 18, 2014, 15:41:55 pm
Μάλλον βάλατε πολύ μικρές τιμές και στράβωσε.

c) Change the snap spacing (Optional)
You can change the snap spacing to 0.05 (assuming 0.35um process) in both x&y directions. This
increases the resolution of your mouse pointer. BE VERY CAREFUL WITH THIS. If the snap
spacing is too small, the DRC will give you "off-grid" errors. The only way to remedy this error is to
delete EVERYTHING you've drawn using the too-small snap spacing, change your snap spacing
back and start again.)


Το βρήκα στο παρακάτω pdf: http://www.cse.psu.edu/~kyusun/class/cse577/11s/hw/hw1/CadenceLayoutTips.pdf (http://www.cse.psu.edu/~kyusun/class/cse577/11s/hw/hw1/CadenceLayoutTips.pdf)


Title: Re: [Σχεδίαση Συστημάτων VLSI] Απορίες σχεδιαστικής εργασίας - Αναλογική Σχεδίαση
Post by: pentium4 on December 18, 2014, 15:46:46 pm
ευχαριστώ  ! :)


Title: Re: [Σχεδίαση Συστημάτων VLSI] Απορίες σχεδιαστικής εργασίας - Αναλογική Σχεδίαση
Post by: Tius on December 18, 2014, 17:50:19 pm
Το paper που μας δόθηκε για υλοποίηση χρησιμοποιεί άλλη τεχνολογία (5 v ,L = 4 μm). ενώ εμείς δουλεύουμε με 1 V και 45 nm σωστά?
Πως θα κάνουμε τις μετατροπές? Με την εξίσωση Id = (Vgs-Vt)^2 ?
Αν ναι ποιο είναι το Vt τις τεχνολογίας gpdk45 ?


Title: Re: [Σχεδίαση Συστημάτων VLSI] Απορίες σχεδιαστικής εργασίας - Αναλογική Σχεδίαση
Post by: vgerakis on December 18, 2014, 18:14:42 pm
Ακόμα και αν υπολογίσετε τα νούμερα και τις εξισώσεις, δε θα βρείτε το ίδιο αποτέλεσμα γιατί το cadence χρησιμοποιεί άλλα μοντέλα δηλαδή καταλήγουμε σε άλλες εξισώσεις. Επομένως σχεδιάστε το κύκλωμα και με DC ανάλυση δείτε αν τα τρανζίστορ βρίσκονται στην περιοχή λειτουργίας που πρέπει, δηλαδή τις περισσότερες φορές στον κόρο. Αν όχι, αλλάζετε τα μεγέθη των τρανζίστορ μέχρι να φέρετε το επιθυμητό αποτέλεσμα

Το paper που μας δόθηκε για υλοποίηση χρησιμοποιεί άλλη τεχνολογία (5 v ,L = 4 μm). ενώ εμείς δουλεύουμε με 1 V και 45 nm σωστά?
Πως θα κάνουμε τις μετατροπές? Με την εξίσωση Id = (Vgs-Vt)^2 ?
Αν ναι ποιο είναι το Vt τις τεχνολογίας gpdk45 ?



Title: Re: [Σχεδίαση Συστημάτων VLSI] Απορίες σχεδιαστικής εργασίας - Αναλογική Σχεδίαση
Post by: Tius on December 18, 2014, 18:31:32 pm
Τα τρανζίστορ πχ είναι 63/4 W/L μm στην υλοποίηση, εμείς θα αλλάξουμε το L σε 45 nm, το Vdd σε 1 V και θα αρχίσουμε να παίζουμε με το W μέχρι να βρεθούμε στην περιοχή κόρου?


Title: Re: [Σχεδίαση Συστημάτων VLSI] Απορίες σχεδιαστικής εργασίας - Αναλογική Σχεδίαση
Post by: vgerakis on December 19, 2014, 18:43:02 pm
Κάπως έτσι...

Τα τρανζίστορ πχ είναι 63/4 W/L μm στην υλοποίηση, εμείς θα αλλάξουμε το L σε 45 nm, το Vdd σε 1 V και θα αρχίσουμε να παίζουμε με το W μέχρι να βρεθούμε στην περιοχή κόρου?


Title: Re: [Σχεδίαση Συστημάτων VLSI] Απορίες σχεδιαστικής εργασίας - Αναλογική Σχεδίαση
Post by: vgerakis on December 19, 2014, 18:45:59 pm
Την  Δευτέρα  22/12  θα  βρίσκομαι  στις  12  το  μεσημέρι  στο  εργαστήριο  για  απορίες...


Title: Re: [Σχεδίαση Συστημάτων VLSI] Απορίες σχεδιαστικής εργασίας - Αναλογική Σχεδίαση
Post by: The Web on January 14, 2015, 23:07:09 pm
Εμάς στην αρχή στο "check and save" εβγαζε 4 warnings , αναβοσβήνοντας τα ακρα VDD , A , Z... αφου το ξανασχεδιάσαμε 2-3 φορές , το δέχτηκε χωρίς προφανή λογο. Μετά εκει που βγάζει τις κυματομορφές , δεν τις εβγαζε με τίποτα... τικάραμε τα κουτάκια plot, save βάλαμε κανονικά πού πρέπει να μπουν οι ακροδέκτες του παλμογράφου , οπως λεει στο tutorial αλλα τίποτα. Πολύ γρήγορα περνούσε απο κάτω το μήνυμα unsuccessfull και ψάχνοντας το κείμενο έλεγε κατι οτι δεν υπάρχει integer... το παράθυρό μας εμοιαζε πολύ με αυτό που λέγεται ADE L (3) στο tutorial. Με εξαίρεση αυτό το allv που γράφει , που σε εμάς νομίζω εγραφε save. Το ψάξιμο στο υπολοιπο πρόγραμμα δεν ωφελούσε , το πρόγραμμα ειναι αχανες ! Καμια ιδέα ;;


Title: Re: [Σχεδίαση Συστημάτων VLSI] Απορίες σχεδιαστικής εργασίας - Αναλογική Σχεδίαση
Post by: LoCo on January 15, 2015, 15:48:09 pm
Εμάς στην αρχή στο "check and save" εβγαζε 4 warnings , αναβοσβήνοντας τα ακρα VDD , A , Z... αφου το ξανασχεδιάσαμε 2-3 φορές , το δέχτηκε χωρίς προφανή λογο. Μετά εκει που βγάζει τις κυματομορφές , δεν τις εβγαζε με τίποτα... τικάραμε τα κουτάκια plot, save βάλαμε κανονικά πού πρέπει να μπουν οι ακροδέκτες του παλμογράφου , οπως λεει στο tutorial αλλα τίποτα. Πολύ γρήγορα περνούσε απο κάτω το μήνυμα unsuccessfull και ψάχνοντας το κείμενο έλεγε κατι οτι δεν υπάρχει integer... το παράθυρό μας εμοιαζε πολύ με αυτό που λέγεται ADE L (3) στο tutorial. Με εξαίρεση αυτό το allv που γράφει , που σε εμάς νομίζω εγραφε save. Το ψάξιμο στο υπολοιπο πρόγραμμα δεν ωφελούσε , το πρόγραμμα ειναι αχανες ! Καμια ιδέα ;;


Καλημέρα. Τα pins μπορεί να αναβοσβήνουν για διάφορους λόγους (π.χ. κακό connectivity, ασυμφωνία ονομάτων μεταξύ συμβόλου σχηματικού-ειναι case sensitive, κλπ.). Μη ξεχνάς ότι το σχηματικό είναι απλά μια αναπαράσταση ώστε να δημιουργηθεί το netlist, το οποίο χρησιμοποιεί ο simulator. Αν θέλεις να είσαι σίγουρος και σχολαστικός, έλεγξε από το παράθυρο του
ADE->Simulation->Netlist->Recreate
Αφού λες ότι το δέχτηκε τώρα, καλώς.

Στο ζουμί τώρα, αν σου λέει Unsuccessful σημαίνει ότι το simulation απέτυχε. Κάτι κάνεις λάθος. Αν θέλεις, postαρε το μήνυμα σφάλματος που φαίνεται στο output log (το μπλα μπλα που εμφανίζεται όταν τρέχεις το simulation). Αλλιώς κανονίζουμε ραντεβού στη νησίδα και το βλέπουμε μαζί.

Όσον αφορά στο plotting, αν το simulation τρέχει και απλά δε βλέπεις τις εξόδους, δοκίμασε από το ADE->Results->Direct Plot->Transient Signal (ή Main Form) και απλά διάλεξε τον *αγωγό* του οποίου την τάση θέλεις να μάθεις. Αν θέλεις ρεύμα, διάλεξε το αντίστοιχο Pin. Αφού διαλέξεις όσα σήματα σε ενδιαφέρουν, πάτα Escape και λογικά θα ανοίξει το παράθυρο του ViVA με τις ζητούμενες κυματομορφές.
Αν θέλεις να είσαι σίγουρος ότι οι τάσεις/ρεύματα αποθηκεύονται, πήγαινε στο ADE->Outputs->Save all.. και διάλεξε το all. Το allpub που είναι επιλεγμένο by default αποθηκεύει τάσεις κ ρεύματα για τα πρώτα επίπεδα ιεραρχείας.

Edit: σιγουρέψου ότι κάνεις check and save


Title: Re: [Σχεδίαση Συστημάτων VLSI] Απορίες σχεδιαστικής εργασίας - Αναλογική Σχεδίαση
Post by: The Web on January 16, 2015, 00:10:54 am
Ευχαριστώ και για το χρόνο και... για τη διαθεσιμότητα! Θα πάμε με το συνάδερφο αύριο ή απο Δευτέρα και θα ξαναπροσπαθήσουμε , θα του πω αυτα που μου έγραψες και θα εχω στο μυαλό μου να αντιγράψω το κείμενο και να σου το στείλω , εαν τιποτα δεν δουλέψει... ευχαριστώ και πάλι !

check and save κάναμε σίγουρα! Καμια 20ρια φορες...


Title: Re: [Σχεδίαση Συστημάτων VLSI] Απορίες σχεδιαστικής εργασίας - Αναλογική Σχεδίαση
Post by: tuboflo on December 09, 2019, 17:43:53 pm
Στο φυσικό σχέδιο έχουμε αγωγούς μετάλλων οι οποίοι τέμνονται ωστόσο εμείς δεν θέλουμε να ενώνονται. Το cadence τα ενώνει αυτόματα. Τι μπορούμε να κάνουμε?


Title: Re: [Σχεδίαση Συστημάτων VLSI] Απορίες σχεδιαστικής εργασίας - Αναλογική Σχεδίαση
Post by: Professor on December 25, 2019, 17:48:24 pm
Υπαρχει περιπτωση να βρω σπασμενο καπου το προγραμμα και να μου στειλει καποιος την βασικη βιβλιοθηκη μεσω mail? Βοηθηστε γιατι θα τρεχουμε τελευταιες μερες και το οτι το εργαστηριο μενει ανοικτο μονο το πρωι εργασιμες το δυσκολευει ΠΟΛΥ